搜索资源列表
Ali_M3328C
- 卫星数字电视接收系统一般由接收天线（包括馈源）、低噪声下变频器（高频头LNB）和卫星数字电视接收机三部分组成，其中天线、高频头称室外单元，卫星数字电视接收机称室内单元，或称为数字卫星电视机顶盒（Set-Top-Box），在有些场合也称为综合解码接收机（即IRD）等，是当代计算机技术、数字通信技术和微电子技术融合的结晶
数字视频图像传输系统实现中几个问题的研究
- MATLAB程序的仿真比较。随后，针对QPsK，详细讨论了其基本原理和具体的实现算法，并进行了仿真验证，然后选用HSP502巧数字上变频芯片和HSP50214B数字下变频芯片，设计了数字调制、解调器的实现方案。最后，作为对整个数字视频图像传输系统的宏观认识，利用M户JLAB中的实时建模仿真Simullnk库对典型的视频图像传输系统一数字视频广播系统(D vB)，进行了建模、仿真和初步的分析，结果表明:在高斯白噪声的传输环境下，系统采取的一系列抗干扰措施，包括内、外码级联的信道纠错编码和先进的调制
ddc.rar
- 数字下变频器的matlab实现，一定的设计指标，可以用来知道vhdl程序设计,Digital Down Converter for matlab realized, certain design specifications that can be used to know VHDL Programming
FPGAddc
- 基于FPGA的数字上下变频器的研究与实现，适合通信专业人员参考-FPGA-based digital down converter Research and Implementation for communications professionals reference
fpgashuzi
- 软件无线电中数字上下变频器研究与实现，适合通信专业人员参考-Digital Software Radio Research and Implementation of up and down converter for communication professionals reference
lpl
- 用于数字下变频器的 FPGA 实现 -Digital Down Converter for the FPGA to achieve
DDC_CIC
- 用CIC 和 FIR Filters设计的数字下变频器，DSP Builder6.1版工程文件-Using CIC and FIR Filters Design of Digital Down Converter, DSP Builder6.1 version of project file
tes_amp_80_0314
- 基于dsp builder的数字下变频器，IP核做的-digital down converter,degigned in matlab
GSM_DDC
- GSM中数字下变频器的matlab辅助设计，并可以采用matlab生成verilog代码。-GSM digital down converter in the matlab-aided design, and can be used matlab generate verilog code.
FirDec
- 用FPGA实现FIR抽取器源程序，用于数字下变频。-A program to realize FIR DEC.
BasniqueDDC
- 基于正交混频的数字下变频技术研究 变频器-Based on quadrature mixing technique DDC
cdma2k_ddc_12_1
- matlab simulink 开发的CDMA2K DDC数字下变频器和滤波器，使用XILINX FPGA V5系列，并包含DDC每个阶段的输出验证matlab程序，非常实用。-matlab simulink developed CDMA2K DDC digital down converter and filter, using the XILINX FPGA V5 series, and contains the output of each stage of verification DD
digital-quadrature-down-converter
- 基于FPGA的数字正交下变频器设计,在ALTERA的DE2开发板上设计一个多相滤波结构数字正交变换器。其中多相滤波模块是最关键模块，该模块将64阶滤波器的系数分成奇偶两路，并通过VHDL常数的方式存储在模块内部。这些常数是通过在MATLAB中调用FDATool，根据滤波器的参数要求来生成的。这些浮点格式的滤波器系数还需要在MATLAB中计算成二进制补码的形式，才可以存储在模块中。-FPGA-based digital quadrature down-converter design, ALTER
All-DigitalQPSK-Demodulator
- Altem公司quartus II 8．1开发环境下，完成了中频全数字解调器的FPGA实现，并对数 字下变频、载波同步、位同步等解调器的核心模块设计进行了详细的分析和说明，给出 了实现框图和仿真波形。同时在本设计中应用了Altera公司的NiosII软核处理器技术， 用于载波的大频偏校正和解调器各个部分的监测和控制。最后给出了QPSK中频全数字 解调器关键性能指标的测试方法和测试结果，测试结果表明本设计达到了预期的性能指 标要求。-The Algorithm is con
Digital-transfer-DDC-and-DUC
- 数字变频器的设计，实验中用到的所有完整的工程文件: （1）数字上变频的设计，完整的工程文件包含： rrc_cic_impulse.mdl rrc_cic_data.mdl qpsk_modulate.mdl （2）数字下变频的设计，完整的工程文件包含： received_if.mdl demod.mdl halfband.mdl-Digital conversion: 1.DUC:rrc_cic_impulse.mdl
DDC_FPGA
- 基于FPGA的数字下变频器（DDC）的设计,将采样得到的高速率信号变成低速率基带信号，以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器，提高乘法运算效率。-Design based on FPGA digital downconverter (DDC), the high-speed signal will be sampled baseband signal into a low rate for the next step in th
ddc_purechangeone
- 数字下变频器的matlab仿真，包括基带信号的调制，然后经过混频模块、CIC模块、FIR模块最后得到基带信号的过程-Digital down converter matlab simulation, including the modulation baseband signal, and then after mixing module, CIC module, FIR module finally get baseband signal process
dspddc_R12p1
- 这个模型模拟配置的GSM运营定点数字下变频器（DDC），利用Simulink，DSP模块，以及定点模块组。该模型模拟了TI/ GrayChip GC4016四路数字下变频芯片一种操作方式-This model simulates a fixed-point Digital Down Converter (DDC) configured for GSM operation, using Simulink, DSP Blockset, and the Fixed Point Blockset. Th
DDC.m
- 一个数字下变频器（ddc）的示例程序，可以作为参考(This is a MATLAB program for ddc)