搜索资源列表
crc
- 用Verilog编写crc校验码，包括8位，12位，16位，32位，非常实用
crc_verilog_xilinx
- 这是一个在FPGA上实现CRC算法的程序，包含了CRC-8,CRC-12,CRC-16,CRC-CCIT,CRC-32一共五种校验形式。
CCITT_CRC16
- CCITT的CRC16代码，自己编写的已通过验证，注意和Matlab的CRC函数有所不同。-This scr ipt calculates the 16-bit ITU-T CRC. The generator polynomial is G(x)=1+ X^5+ X^12+ X^16
VBCRC
- 循环冗余码校验英文名称为Cyclical Redundancy Check，简称CRC。它是利用除法及余数的原理来作错误侦测（Error Detecting）的。实际应用时，发送装置计算出CRC值并随数据一同发送给接收装置，接收装置对收到的数据重新计算CRC并与收到的CRC相比较，若两个CRC值不同，则说明数据通讯出现错误。 根据应用环境与习惯的不同，CRC又可分为以下几种标准： ①CRC-12码； ②CRC-16码； ③CRC-CC
crc_division
- 16位CRC的按位除法,多项式为16,12,5,1-16-bit division by the CRC, the polynomial for 16,12,5,1
RF905
- NRF905无线模块特点： (1) 433Mhz 开放ISM 频段免许可证使用(2) 最高工作速率50kbps，高效GFSK调制，抗干扰能力强，特别适 合工业控制场合 (3) 125 频道，满足多点通信和跳频通信需要 (4) 内置硬件CRC 检错和点对多点通信地址控制 (5) 低功耗1.9 - 3.6V 工作，待机模式下状态仅为2.5uA (6) 收发模式切换时间 < 650us (7) 模块可软件设地址，只有收到本机地址时才会输出数据（提供 中
RF1100SE
- 1) 433MHZ免费ISM频段免许可证使用 (2) 最高工作速率500kbps，支持2-FSK、GFSK和MSK调制方式 (3) 可软件修改波特率参数： 高波特率：更快的数据传输速率 低波特率：更强的抗干扰性和穿透能力 更好地满足客户在不同条件下的使用要求。 (4) 高灵敏度（1.2kbps下-110dDm，1％数据包误码率） (5) 内置硬件CRC 检错和点对多点通信地址控制 (6) 较低的电流消耗（RX中，15.6mA，2.4kbps,433
checkCRC
- CRC效验程序，使用CRC-16和CRC-CCITT方法。 其中CRC-16的效验字是: X^16 + X^15 + X^2 + 1,CRC-12的效验字是: X^12 + X^11 + X^3 + X^2 + X^1 +1 CRC-CCITT的效验字是: X^16 + X^12 + X^5 + 1 -CRC-tested program, using the CRC-16 and CRC-CCITT method. Including CRC-16' s efficacy wor
crc
- 自动完成CRC校验码的计算 1 010110001101 110011 可以得到: (1)index:5 pointing:1 101011 110011 011000 (2)index:6 pointing:0 110000 110011 000011 (3)index:7 pointing:0 000110 0 000110 (4)index:8 pointing:0 001100 0 001100 (5)ind
CRC16_2
- IAR Asm for MSP430. Calculate the CCITT/ITU/CRC-16 parameters for this CRC are: Polynomial: x^16 + x^12 + x^5 + 1 (0x1021) Start value 0xFFFF Data receives from USART Checksum in R11.-IAR Asm for MSP430. Calculate the CCITT/ITU/CRC-
CRC
- 一個CRC-12計算的串入式電路並下載至FPGA電路板-FPGA CRC-16
Perl_for_CRC
- Cyclic Redundancy Check (CRC) is an error-checking code that is widely used in data communication systems and other serial data transmission systems. CRC is based on polynomial manipulations using modulo arithmetic. Some of the common Cyclic Redu
CRC12
- 1、环境要求：Windows/XP/7；C；信息交换内容为键盘输入的字符串；通信传输通过共享文件实现 2、编码要求：生成多项式为CRC-12 3、功能要求：能在两台计算机机上运行程序，一台产生CRC码，另一台校验。-1, environmental requirements: Windows/XP/7 C information exchange content as a string keyboard input communication transmission to ach
CRC_Check_sv2
- 运用matlab实现CRC编码。输入任意二进制数据，输出相应CRC编码。可选择CRC-12，CRC-16，CRC-CCIT 或者自己输入多项式系数。-CRC coding using matlab realize. Arbitrary binary data input, the output corresponding CRC encoding. Optional CRC-12, CRC-16, CRC-CCIT or enter your own polynomial coefficient
CRC
- CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input.
crc-itu-t
- CRC table for the CRC ITU-T V.41 0x0x1021 (x^16 + x^12 + x^15 + 1).
crc
- crc编码实现12位（225,237）循环校验-crc code
crc_verilog_xilinx
- 包括下面文档： readme.txt : This file crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input. cr
CRC
- CRC32:polynomial: (0 1 2 4 5 7 8 10 11 12 16 22 23 26 32) * data width: 8 CRC16:polynomial: (0 1 2 4 5 7 8 10 11 12 16 22 23 26 32) * data width: 8
CRC校验算法
- 包含8位、12位、16位、24位CRC校验算法，5G、4G物理层设计可参考