搜索资源列表
framework_components_1_00_03
- TI关于DMA传输的程序代码，可用于视频编解码器在DSP平台上的优化-TI DMA transmission of the code can be used for video encoder and decoder in the DSP platform optimization
h263.zip
- 基于H.263的图像压缩编解码的C源码，在CPU为586以上的PC上能够实时完成压缩、解压缩算法，并可以很容易地移植到TI的DSP上,Based on the H.263 video compression codec of the C source, in the CPU for more than 586 of the PC can be completed in real-time compression, decompression algorithms, and can be easi
TMS320DM642_MPEG4.pdf
- 基于编码TMS320DM642的MPEG4编码器设计与实现。为满足视频通信中视频压缩的需要，在对MPEG4视频编码标准研究的基础上，提出了基于TMs32ODM642 DSP的MPEG4视频编码器的实现方案，并讨论了代码优化的方法，通过相关实验对提出的方案进行了编验证。实验结果表明，该方案实现了对标准QCIF格式图像序列的MPEG4编码，编码速率达到25 fps，满足了实时码的要求，图像质量满足 了预期效果。-TMS320DM642-based encoding of the MPEG4
video_process_base_on_DSPandFPGA
- 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
01JPEGLoopback_v3.3
- JPEG Demo with Loopback"DSP端（SEED-VPM642板卡上）实现1路D1格式视频采集、JPEG编码、JPEG解码及视频输出回放显示。-JPEG Demo with Loopback " DSP-side (SEED-VPM642 on board) one way to achieve D1 format video capture, JPEG encoder, JPEG decoder and video output playback display.
AVS
- AVS视频编码器在DSP上的实现与优化,需要CAJViewer阅读-AVS Video Encoder in DSP Implementation and optimization of reading needs CAJViewer
AVS.DSP
- AVS视频编码器的模块算法优化及其在DSP上的实现，需要CAJViewer阅读-AVS video encoder module algorithm optimization and its implementation in the DSP, need to read CAJViewer
EAGLE
- 韩国ADC公司的一款用于动漫产品开发的，超强图像引擎SoC，带有DSP功能, 支持：H.264 decoder, JPEG decoder, 2D graphic engine, sound mixer, CRT controller with OSD, video encoder, video decoder interface module, USB host/device and I/O peripheral components.-ADC for a Korean animati
DSP-based-network-video-encoder-implementation-MPE
- 基于DSP的MPEG_4网络视频编码器实现-DSP-based network video encoder implementation MPEG_4
TMS320C6416T-MPEG-4code
- ：MPEG-4是当前最具影响的多媒体数据压缩编码国际标准。针对视频编码过程中计算复杂度高，系统运算量大等 特点，本文提出了在TMS320C6416T上实现MPEG-4编码的优化方法。为使MPEG-4编码器达到实时应用的要求，结 合C64x DSP的特点，采取了一系列软件优化方法，包括合理分配存储器，在内存开辟双缓冲区结构，用汇编程序实现 MPEG-4的核心算法以及对整个程序流程进行C语言级优化等。实验结果表明，该编码器可以对768 pixel×576 pixel， 25 fram
MPEG4-ASP
- 硕士毕业论文《MPEG4-ASP视频编码器算法设计 及DSP实现》：研究和实现了MPEG4-ASP视频编码标准的关键算法——运动估计和全局运动估计，掌握了视频压缩编码的核心技术以及在通用DSP平台上实现视频编码器的技术要点并实现了编码器的原型，为MPEG4-ASP编码在嵌入式领域的实际应用和开发奠定了基础。 -In chapter one and two, we mainly introduce the basic principle of video compression and t
MT9M001_FULL_D1
- 基于BIOS/DSP的嵌入框架，将MT9M001的CMOS图像传感器连接至DM642的一个VP口上，并实现RAW数据流采集，使用SAA7105H视频编码器编码成ITU-BT656格式的视频流，实现AV和VGA实时显示(The embedded framework based on BIOS/DSP and CMOS image sensor MT9M001 is connected to a DM642 port VP, and implement the RAW data stream cap