搜索资源列表
CPLDxiaoche
- 智能机器小车主要完成寻迹功能，由机械结构和控制单元两个部分组成。机械结构是一个由底盘、前后辅助轮、控制板支架、传感器支架、左右驱动轮、步进电机等组成。控制单元部分主要由主要包含传感器及其调理电路、步进电机及驱动电路、控制器三个部分。本设计的核心为控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作主控芯片。CPLD芯片的设计主要在MAX+plusⅡ10.0环境下利用VHDL语言编程实现。驱动步进电机电路主要利用ULN2803作为驱动芯片。 -intelligent
an485_design_example
- AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
an500_CN
- 利用MAX II CPLD 实现 NAND 闪存接口
FT245BM
- 这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言
altera_epm1270_MAX.rar
- 一个ALTERA公司EPM1270 cpld的实验板原理图，其中有PCI接口电路，PDF格式,A ALTERA Corporation EPM1270 cpld schematic diagram of the experimental board, including PCI interface circuit, PDF format
MAXplusIICrack.rar
- MAX+plus II FPGA CPLD开发软件完美无限制破解版,MAX+ plus II FPGA CPLD development software cracked unlimited version of the perfect
MAXII
- 功耗是前一代CPLD系列的十分之一――MAX II器件的动态功耗很低，所以运行功耗较低。MAX II系列功耗是低成本MAX 3000A系列的十分之一。-Power generation CPLD family of the former one-tenth- MAX II device' s dynamic power consumption is very low, so low-power operation. MAX II family of low-cost, power cons
Pulse_Width_Modulator_Altera_MAX_II_CPLD_Design_E
- Example VHDL project showing how to use a PWM by CPLD
MAXII_Device_Handbook
- Altera 公司生产的CPLD系列中的低端高性能产品MAXII用户手册,这个也能从Altera官方网站上下载。-Altera' s CPLD series production of low-end high-performance products MAXII user' s manual, this is also downloaded from the Altera website.
an484_CN
- 用MAX II CPLD，通过SMBus 实现GPIO 引脚扩展-With the MAX II CPLD, achieved through the SMBus pin GPIO expansion
an487_CN
- 利用 MAX II CPLD 实现 SPI至I 2S 的接口-used the MAX II CPLD to implement the SPI interface with I2C
Pulse_Width_Modulator_Altera_MAX_II_CPLD_Design_Ex
- 来自于ALTERA官方网站。 本文档详细介绍怎样利用MAX® II CPLD 来实现脉冲宽度调制(PWM)。本设计还利用了MAX II CPLD 的内部用户闪存振荡器，不需要采用专门的外部时钟。 附有verilog源程序。-From ALTERA website. This document details how to use the MAX ® II CPLD to implement pulse width modulation (PWM). This design
9B96_EB_V1.0
- ARM Cortex-M3（LM3S9B96） + MAX II CPLD（EPM1270） 实验板原理图-ARM Cortex-M3 (LM3S9B96)+ MAX II CPLD (EPM1270) test board schematic
ourdev_536218
- 利用 MAX II CPLD 实现移动 SDRAM 接口-Using MAX II CPLD to implement mobile SDRAM Interface
EPM240ZT100
- The MAX II CPLD has the following features: ■ Low-cost, low-power CPLD ■ Instant-on, non-volatile architecture ■ Standby current as low as 29 μA ■ Provides fast propagation delay and clock-to-output times ■ Provides four global clocks with
MAX_II_board_schematics
- max ii CPLD 开发板的原理图。 CPLD硬件开发好资料-schematic of max ii demo board
LCD_Controllerr
- 本设计详细介绍了使用altera的MAX II CPLD 设计并实现LCD控制器。-This document details the implementation of an LCD controller in an Altera® MAX® II CPLD.
JTAG_CPLD_project_1.pdf
- JTAG_CPLD_project source VHDL code ，适用于开发JTAG接口。此工程使用Altera EPM570 MAX II CPLD，包含硬件和软件描述。-JTAG_CPLD_project source VHDL code, suitable for the development of the JTAG interface. This project using the Altera EPM570 MAX II CPLD, includes hardware a
madadianji_controller
- 使用altera MAX II CPLD 做的马达步进电机控制器。-Motor stepper motor controller using the altera MAX II CPLD to do.
an489
- UFM with I2C MAX II CPLD Design Example