CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - sample and hold

搜索资源列表

  1. AVR_SPI_ADC

    0下载:
  2. AVR单片机SPI的串行ADC接口的设计 SPI(SerialPeripheralInterface---串行外设接口)总线系统是一种同步串行外设接口,允许MCU与各种外围设备以串行方式进行通信、数据交换,广泛应用于各种工业控制领域。 MAX187用采样/保持电路和逐位比较寄存器将输入的模拟信号转换为12位的数字信号,其采样/保持电路不需要外接电容。MAX187有2种操作模式:正常模式和休眠模式,将置为低电平进入休眠模式,这时的电流消耗降到10μA以下。置为高电平或悬空进入正常操作模式。
  3. 所属分类:MiddleWare

    • 发布日期:2017-03-30
    • 文件大小:67921
    • 提供者:张同祥
  1. Ver-1_1

    0下载:
  2. Simulador, sistema conversor Analogico digital y viceversa. Conceptos de Sample and hold, muestreo instantaneo y natural. (Analisis de polos ceros, respuesta en frecuencia y senales en el tiempo)
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-04-01
    • 文件大小:206066
    • 提供者:CidLuck
  1. provateleco1

    0下载:
  2. Código que implementa modulaç ã o PAM com sample-and-hold
  3. 所属分类:matlab

    • 发布日期:2017-04-10
    • 文件大小:615
    • 提供者:Nery
  1. practica_11_muestro_diente_de_sierra

    0下载:
  2. muestreo por la tecnica sample and hold de una señ al diente de sierra
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:5577
    • 提供者:diego_ddgm
  1. jj

    1下载:
  2. 本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形的单次触发、连续触发和存储回放功能,并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时,将外部输入信号经信号调理模块调节到A/D电路输入范围,经A/D转换后送入FPGA内部的双口RAM进行高速缓存,并将结果通过D/A转换送给通用示波器进行显示,完成了对中、低频信号的实时采样和高频信号的等效采
  3. 所属分类:其他小程序

    • 发布日期:2017-06-10
    • 文件大小:546457
    • 提供者:黄奇家
  1. AN3748

    0下载:
  2. This application note describes how to use the DS4303/DS4305 Voltage Sample-and-Infinite-Hold ICs to create a current source (or sink) that is precise and highly flexible, yet inexpensive and simple to implement.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:16677
    • 提供者:john hice
  1. shuiwenkongzhi

    0下载:
  2. 在一些温控系统电路中,广泛采用的是通过热电偶、热电阻或PN结测温电路经过相应的信号调理电路,转换成A/D转换器能接收的模拟量,再经过采样/保持电路进行A/D转换,最终送入单片机及其相应的外围电路,完成监控-In some temperature control system circuit, widely used by thermocouple, thermal resistance or PN junction temperature measurement circuit through
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:158371
    • 提供者:吴磊
  1. LF398

    0下载:
  2. LF398采样保持器,由双极性绝缘栅场效应管组成,它具有采样速度快、保持下降速度慢、精度高等特点,采样时间小于6μs时精度可达O.01%;采用双极性输入状态可获得低偏置电压和宽频带;抗干扰能力强,不易受温度影响;芯片上的逻辑输入端均为具有低输入电流的差动输入,允许直接与TTL、PMOS和CMOS相连,差动门限为1.4 V,电源电压可在士5 V和±18 V之间变化.-LF398 sample and hold device, the insulated gate bipolar field ef
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:57473
    • 提供者:梁珠
  1. CE200_ADCTMR3_sample_091207

    0下载:
  2. In this code, ADC is set up to convert AIN0 using CH0 and CH1 sample/hold in 10-bit sequencial mode
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:33875
    • 提供者:william Li
  1. samplenhold

    1下载:
  2. 采样保持电路中全差分运算放大器的设计与仿真-Sample and hold circuit of Fully Differential Operational Amplifier Design and Simulation
  3. 所属分类:matlab

    • 发布日期:2017-04-05
    • 文件大小:658306
    • 提供者:Ranking
  1. digital-storage-oscilloscope

    0下载:
  2. 本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形-The problem to design a digital storage oscilloscope, to Xilinx, Inc. 200,000 FPGA chip as the core, supplemented by the necessary peripherals (incl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:14371
    • 提供者:Jasen
  1. 1

    0下载:
  2. The modular method for the reconstruction of sample and hold interpolated signals
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-16
    • 文件大小:290015
    • 提供者:sina
  1. Up_timingBYM

    0下载:
  2. A timing error detector for Communication systems with simulink. # Required versions Matlab 5.2.1, Simulink 2.2.1 # File descr iption 1. ti_det1.m (simulink version 5.2.1) An s-function to be used for timing detector. For detailed i
  3. 所属分类:matlab

    • 发布日期:2017-04-02
    • 文件大小:156524
    • 提供者:juyayayo
  1. msp430x41x

    0下载:
  2. 低电源电压范围为1.8 V至3.6 V 超低功耗: - 主动模式:280μA,在1 MHz,2.2伏 - 待机模式:1.1μA - 关闭模式(RAM保持):0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构, 125 ns指令周期时间 12位A/ D转换器具有内部 参考,采样和保持,并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1932014
    • 提供者:苏春明
  1. sh

    0下载:
  2. 采样保持放大器电路,时钟频率20KHz,孔径抖动200ps-Sample-and-hold amplifier circuit, the clock frequency of 20KHz, aperture jitter 200ps
  3. 所属分类:source in ebook

    • 发布日期:2017-12-10
    • 文件大小:932
    • 提供者:overmars
  1. caiyangbaochi__LF398

    0下载:
  2. AD10制作的采样保持电路原理图及PCB板,超精致!-AD10 production sample and hold circuit schematics and PCB board, super fine!
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:276830
    • 提供者:刘银龙
  1. AD9690

    0下载:
  2. AD9690英文数据手册 AD9690是一款14位、1 GSPS模数转换器(ADC)。 该器件内置片内缓冲器和采样保持电路,专门针对低功耗、小尺寸和易用性而设计。 该器件设计用于高达2 GHz的宽带模拟信号采样。 AD9690针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。 -English AD9690 Datasheet AD9690 is a 14-bit, 1 GSPS ADC (ADC). The device contains on-chip buffer and
  3. 所属分类:SCM

    • 发布日期:2017-05-11
    • 文件大小:2195139
    • 提供者:张艺兴
  1. AD9655

    0下载:
  2. AD9655英文数据手册 AD9655是一款双通道、16位、125 MSPS模数转换器(ADC),内置片内采样保持电路,专门针对低成本、低功耗、小尺寸和易用性而设计。 该产品的转换速率最高可达125 MSPS,具有杰出的动态性能与低功耗特性,适合比较重视小封装尺寸的应用。 -English AD9655 Datasheet AD9655 is a dual, 16-bit, 125 MSPS analog to digital converter (ADC), an on-chip samp
  3. 所属分类:SCM

    • 发布日期:2017-05-07
    • 文件大小:1493436
    • 提供者:叶影
  1. Chopper_IA

    0下载:
  2. A small-area low-ripple chopper instrumentation amplifier (IA) using a sample-and-hold circuit
  3. 所属分类:其他

    • 发布日期:2018-04-20
    • 文件大小:128000
    • 提供者:praba
  1. ads5500.pdf

    0下载:
  2. The ADS5500 is a high-performance, 14-bit, 125 Msps analog-to-digital converter (ADC). To provide a complete converter solution, it includes a high-bandwidth linear sample-and-hold stage (S&H) and internal reference. Designed for applications dem
  3. 所属分类:其他

    • 发布日期:2018-05-06
    • 文件大小:1739776
    • 提供者:kadomcevvn86
« 12 »
搜珍网 www.dssz.com