搜索资源列表
-
1下载：
verilog实现的8阶伪随机序列发生器，文件包含了三种主要模块：控制模块，ROM模块，线性反馈移位寄存器（LFSR）模块。已经通过modelsim仿真验证。-verilog to achieve 8-order pseudo-random sequence generator, the file contains three main modules: control module, ROM modules, a linear feedback shift register (LFSR) mo
-
-
0下载：
伪随机序列产生器－代进位反馈移位寄存器，verilog hdl 原代码。-Pseudo-random sequence generator- on behalf of binary feedback shift register, verilog hdl original code.
-
-
0下载：
8*8乘法器设计
伪随机序列发生器
PS2键盘设计
均为VHDL-8* 8 multiplier design of pseudo-random sequence generator are PS2 keyboard design VHDL
-
-
0下载：
pseudo random bit sequence generator
-
-
1下载：
伪随机序列发生器得VHDL语言源代码，已通过仿真。-Pseudo-random sequence generator may VHDL language source code, by simulation.
-
-
1下载：
一些有用的VHDL代码 包括伪随机序列发生器等-VHDL code, including some useful pseudo-random sequence generator, etc.
-
-
0下载：
伪随机码系统器件发生器 产生伪随机序列 使用VHDL 语言开发设计，编写长度不长，只有20多行-Pseudo-random code system device generator produces pseudo-random sequence using VHDL language development and design, write the length is long, only 20 more lines
-
-
0下载：
伪随机序列发生器，即M序列发生器，VHDL语言完成，已仿真通过。-Pseudo-random sequence generator, VHDL language completed, through simulation.
-
