搜索资源列表
Verilog_serdes
- 用verilog写的串并转换程序,希望对大家有用!
verilog vhdl编写的串并转换
- verilog vhdl编写的串并转换
serial_in
- verilog 串并转换程序 状态机 有4位前导码 共转换3位 可自己修改后转换更多的串行数据位-Verilog serial signal to parallel signal transfer
ser2par
- 采用verilog 硬件描述语言实现对数据进行串并转换-Using verilog hardware descr iption language implementation of the data string and convert
8-serial-parallel-conversion
- 用verilog硬件描述语言实现的8位串并转换-8 serial-parallel conversion
UART_4
- 基于verilog的串口程序,，能够实现接受发送和串并转换，-a uart program based on verilog,it can achieve the receive,send and serial/parallel conversion