采用VHDL语言实现17阶的数字低通滤波器的设计-VHDL language used to achieve 17 the number of bands of low-pass filter design

用verilog实现的低通滤波器，输输入输出精度为64位，并附有测试程序。 -Verilog to achieve a low-pass filter, the input input output precision of 64, with a test program.

基于FPGA分布式算法FIR滤波器verilog代码 （本人 小论文 代码，通过验证） ​ 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。​ 为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(F

用verilog语言实现数字电路低通滤波器(Implementation of digital circuit low-pass filter using Verilog language)

低通滤波，参数含通带截止频率，阻带截止频率，边带区衰减DB数设置，截止区衰减DB数设置和序列x的采样频率。(Low pass filter, parameters including passband cut-off frequency, stop band cut-off frequency, sideband attenuation DB number, cut-off area attenuation DB number setting and sequence x sampling fr