搜索资源列表
convcode_interleaving.rar
- 一个实现了213卷积码编码和卷积交织的verilog程序，编译通过,An implementation of 213 convlution code and interleaving on verilog HDL.
conv_vhdl
- 用Verilog实现卷积码（2，1，2）的编码器，采用状态机来完成在modelsim下的仿真-Verilog implementation using convolution code (2,1,2) encoder, using a state machine to complete the modelsim simulation under the
conv.vhd
- 卷积编码的VHDL代码，公司内部资料，不是个人随便编写的-VHDL code of convolutional encoding
viterbi213
- 编码方式为213的Viterbi卷积码编码器和译码器的FPGA的实现，包含整个QuartusＩＩ的工程文件，解码方式为寄存器交换法-Encoding for the 213 convolutional code encoder and Viterbi decoder FPGA realization of the project file that contains the entire QuartusII, decoding method for the register exchange
juanjicoder
- 卷积码是一种性能优良的差错控制编码。本文在阐述卷积码编解码器基本工作原理的基础上, 提出了在MAX+ P lusÊ 开发平台上基于VHDL 语言设计(2, 1, 6) 卷积码编解码器的方法。仿真实验结果表明了该编解码器的正确性和合 理性。-juanjicoder
xiandaiyidongtongxin
- 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理，并采用TOP—DOWN的设计思想，利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真，得到了预期的设计结果。-Viterbi
juanjiandviterbi
- 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理，并采用TOP—DOWN的设计思想，利用相关的EDA工具软件进行设计。并将卷积码编码器、 Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真，得到了预期的设计结果。-Viterbi
CC
- 802.16d 的卷积编码和解码的VHDL实现-802.16d cc encoding and decoding,writing in VHDL