搜索资源列表
串并转换
- 用汇编写的串并转换程序，在masm 下调试-was compiled using the conversion and string, can debug
yuanchenxu
- shangjiao6.m为主程序；pcode.m为产生伪码的子程序；bu.m为进行补0的子程序（为了使得进行FFT和IFFT的点数满足2的N次方个） c_b.m为数据进行串并转换的子程序。
Verilog_serdes
- 用verilog写的串并转换程序,希望对大家有用!
verilog vhdl编写的串并转换
- verilog vhdl编写的串并转换
RS_232_FULIYE
- vc 6.0下使用MSComm控件进行串口通讯，可进行相应的通讯设置，显示串口数据并动态绘制波形图/曲线图，使用快速傅里叶变换将时域信号的串口数据转换为频域值，并动态显示。代码内有注释-vc 6.0 control for the use of MSComm serial communications, the communications can be set, indicating the serial data and dynamic mapping wave/curve, the use
434343
- 这是一个用VHDL语言设计的8位串并转换器，立面有点错误自己仿真修改下-This is a design using VHDL language and the 8-bit string converter, elevation changes a little bit wrong, under their own simulation
serial_in
- verilog 串并转换程序 状态机 有4位前导码 共转换3位 可自己修改后转换更多的串行数据位-Verilog serial signal to parallel signal transfer
temperturecure
- 将串口上接收到的数据转换为温度数值并显示温度曲线-show temperture cure by mscom
chu_bing
- 串并转换的一点总结希望对大家有一定的帮助谁有好后点的意见与我联系一下-String and convert the point summed up hope everyone who has a good help to a certain extent after the point of view contact me about
68140323
- vhdl实现了串并转换，和并串转换，可供大家参考学习！-vhdl realized and string conversion, and and the string conversion, for your reference to learn!
ser2par
- 采用verilog 硬件描述语言实现对数据进行串并转换-Using verilog hardware descr iption language implementation of the data string and convert
8-serial-parallel-conversion
- 用verilog硬件描述语言实现的8位串并转换-8 serial-parallel conversion
Ser2Par
- 二进制序列的串并转换 用于OFDM通信系统的编码部分的调制-A serial-to-parallel conversion
Example-s1-1
- 面积和速度的互换是FPGA/CPLD设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能运行的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从宏观上看，整个芯片满足了处理速度的要求，这相当于用面积复制换取速度的提高。面
UART
- 简单的uart串并转换实现，完成开发板和电脑之间的8位数据通信。-Simple uart serial to parallel converter achieve complete eight data communication between the development board and the computer.
串并转换
- vhdl实现串并转换，其中附有源程序和testbench程序，可以用modelsim仿真
UART_4
- 基于verilog的串口程序,，能够实现接受发送和串并转换，-a uart program based on verilog,it can achieve the receive,send and serial/parallel conversion
4QAM systemview svu
- 4QAM调制解调器的各个模块仿真，包括串并转换，调制解调，并串转换，抽样判决。(4QAM modem each module simulation, including serial and conversion, modulation and demodulation, and string conversion, sampling decision.)
串口转并口
- 串口方式0或模拟串口方式0：至少实现0、1、…、9循环显示，间隔1秒。(Serial port mode 0 or analog serial port 0: at least 0, 1,... The 9 cycle is shown at a interval of 1 second.)
彩色图片转换代码
- 将图片转换为代码并保存成txt格式，通过串口调试工具实现硬件的通信(Convert the picture to code and save it in TXT format)