搜索资源列表
dszsj
- 多功能数字钟设计，对大家一定会有帮助的，请回贴哦-multifunction digital clock design, we will certainly be of help, please unidentified oh
VHDL-FPGA-clock
- ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证-FPGA design, VHDL programming, max plus simulation, in the actual circuit verification
quar42_CYC_DEMO_V2_test
- eda 开发数字钟的设计具体编程代码和开发流程与设计图
duogongnengdianzishuzizhong
- 多功能电子数字钟vhdl 计算机专业课程设计必备
shuzhizhong
- 课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
DAIZHENGDINGBAOSHIDESHUZIZHONG
- 数字钟的设计，该数字钟能够实现多种功能，程序简单易读
shuzidianzizhong
- 设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高，最后一响为整点。具有校时功能。要求电路主要采用中小规模CMOS集成电路。要求电路尽量简化，并选用同类型的器件。在EWB电子工作平台上进行电路的设计和计算机仿真。
shuzizhong
- 运用单片机制作数字钟，Ｃ程序！非常实用的哦！这是我的课程设计程序
mcu
- 基于单片机的数字温度计和数字钟设计,基于单片机的数字温度计和数字钟设计-Microcontroller-based digital thermometer and digital clock, microcontroller-based digital thermometer and digital clock design
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
shuzidianzizhong
- 此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.-Design and production of the digital clock digital clock in order to understand the principle, so learn to create digit
clock
- 单片微机实验设计－－－数字时钟 文件内容： keil 下开发的源代码 并附带生成的hex文件 protuse下时钟的模拟电路，加载hex文件后可模拟仿真 附带较详细的实验报告 时钟功能： 时分秒显示 秒表 闹钟 日历 具体功能调试就知道了，还是蛮不错的，本人第一次做的单片机小功能。（收藏着）-Single-chip computer experiment design the content of the document--- Digit
0608190248xiatao
- 实验利借助于Quartus II 软件设计了一个多功能数字钟，实现了校时，校分，清零，保持和整点报时等多种基本功能，此外还实现了闹钟，星期，音乐闹铃等附加功能。本文首先利用Quartus II进行原理图设计并仿真调试，最后在实验板上验证了设计的正确性。 关键字：数字钟 闹钟 仿真 准点报时 -Quartus II software by means of experimental Lee designed a multi-functional digital clock and real
ddd
- 简单的数字钟设计 程序优化设计 适合初学者 能够很好的规范语言的最简性-Simple digital clock design program optimization design
Digital-clock-design
- 数字钟设计 用VHDL实现一个50MHZ到1HZ的分频器，利用Quartus II进行文本编辑输入和仿真硬件测试。实现一个60进制和24进制的计数器。测试成功。-Digital clock design using VHDL a 50MHZ to 1HZ divider using Quartus II simulation for text input and editing hardware test. Achieve a 60 hex and 24 hex counter. Test wa
shuzizhongsheji
- 有用的数字钟设计文档，有秒表、闹钟等模块，希望对大家有用！-JUST LEARN FROM IT!!ENJOY!
shuzizhong
- 数字电子钟设计，包括时、分、秒模块，文件中包括使用VHDL语言编写源码以及原理图（时、分、秒模块）(Digital clock source as well as schematic)
clock
- 数字钟可以实现整点响铃，预置数，十二小时24小时切换(Digital clock can achieve the whole point of the bell)
数字钟设计
- 1.蜂鸣器整点报时 2.clr清零端，按下全部归零 3.使能端，按下使能端，数字钟停止，放开使能端，数字钟恢复(A digital clock, with a buzzer, a reset button, and an end.)
数字钟最最...最终版
- 基于Multisim12设计的数字钟，通过四个按键控制四个数码管显示时间，包含万年历，闹钟功能(Digital Clock Design Based on Multisim12)