搜索资源列表
performance
- 用verilog编写的程序,用来计算误码率的,可以在编码和解码过程中用的到的!-verilog prepared using the procedures used to calculate the error rate. the encoding and decoding process used in the!
stbc.tar
- stbc空时编码源码，非常好的程序。verilog程序
BCH（15,7,2)
- bch（15,7,2）decode and encode in verilog hdl N=15，K=7，T=2时的BCH码编码：
Some_design_of_interface(IIC_P
- 一些接口电路的Verilog设计，主要包括IIC、PS2、矩阵键盘、RS232、还有一些基础试验的源代码如：除法器、多路选择器、加法器、减法器、8位优先编码器等。,Some design of interface(IIC，PS2,RS232...)
convcode_interleaving.rar
- 一个实现了213卷积码编码和卷积交织的verilog程序，编译通过,An implementation of 213 convlution code and interleaving on verilog HDL.
8b10b
- 8b10b转换编码的verilog描述，非常好-8b/10b trans
BCHbch
- BCH编码 实现BCH信道编码功能 实现BCH信道编码功能-BCH code BCH code BCH code BCH code BCH code BCH code BCH code
ldpc_c_code
- LDPC码在基于BP (Belief Propagation) 的迭代译码相结合的条件下具有逼近Shannon 限的性能，是继turbo 码后在纠错编码领域又一重大进展。压缩文件中给出了LDPC在高斯信道下的c程序。-LDPC codes based on BP (Belief Propagation) Iterative Decoding of combining conditions with performance approaching Shannon limit on the heel
my_encode
- verilog 编码程序，初学者必备-verilog
adpcm-and-ppt
- 包括adpcm的简单讲义 adpcm解码Verilog代码 adpcm编码代码-Including handouts adpcm decoder adpcm simple Verilog code for adpcm coding code
conv_vhdl
- 用Verilog实现卷积码（2，1，2）的编码器，采用状态机来完成在modelsim下的仿真-Verilog implementation using convolution code (2,1,2) encoder, using a state machine to complete the modelsim simulation under the
H6502
- H.264标准解码器全部verilog源码，包括帧内、帧间、变换编码、熵编码、滤波等所有模块和著名的6502的软件源码-The standard H.264 decoder all verilog source code, including the frame, frame, transform coding, entropy coding, filtering all modules and the famous 6502' s software source code
examples
- 二进制差分编码解码，二进制差分相移键控二进制幅移键控，二进制相移键控，二进制频移键控最小频移键控的调制与解调-Differential encoding and decoding binary, binary differential phase shift keying binary amplitude shift keying, BPSK, binary frequency shift keying Minimum Shift Keying modulation and demodulati
7shifter
- 基于verilog语言的七位移位寄存器编程代码，现代移动数字通信系统中编码器使用了-shifter
haiming
- 信息论与编码中，实现的一个简单的（7,4）系统线性分组码，也即海明码-Construct a systematic (7,4) linear block code.You can use c lauguage or HDL (VHDL or Verilog-HDL) to describe it. Construct a linear block decoder,and decode the received code vector[0 1 0 1 1 0 1].Please write the
verilog
- jpeg源码，图像编码的硬件描述语言设计,可用作硬件加速处理参考-jpeg source, image coding hardware descr iption language design
Verilog-daliang-licheng
- verilog 编码，有大量的verilog例程供大家参考，-verilog coding, there are plenty of verilog routines for your reference
实验三（1）的指导书
- 8-3优先编码， 1、学会用Verilog语言的描述方式来设计电路； 2、熟悉8—3优先编码器，并用Verilog语言实现其功能； 3、掌握Cyclone系列FPGA的程序加载，熟练掌握将.sof文件加载到实验箱中，实现8—3优先编码器的效果。(8-3 priority coding, 1. Learn to design the circuit with Verilog descr iption; 2. Familiar with 8-3 priority encoder and i
8b10b Verilog
- 8bit/10bit编码Verilog实现(8bit/10bit Verilog Code)
581371_H.264verilog
- H264编码 verilog vivado(H264encoder verilog vivado)