搜索资源列表
ossybook
- 本次设计要求我使用最不经常使用页面淘汰算法。该算法在需要太太某一页是，首先淘汰到当前时间为止，被访问次数最少的那一页。这只要在页表中给每一页增设一个访问计数器即可实现。每当该页被访问时，访问计数器加1，而发生一次缺页中断时，则淘汰计数值最小的那一页，并将所有的计数器清零。-the design I use most frequently used pages out algorithm. The algorithm needs his wife to a certain page is the
SxShop31
- 数据库设计2．页面的设计与开发3．小结第8章在线考试系统 161 实例分析 161 1． 系统设计2．系统功能预览知识要点 167 制作步骤 168 1 ... 利用简单的HTML代码与脚本 融合而成的ASP技术可以开发强大的Web应用程序，例如数据库的存取、文件的访问、计数器的 -2 database design. Page Design and Development 3. Summary Chapter 8 Online Examination System 161 Case Analy
个人设计
- 1.实现简单的密码登陆框以及计数器功能 2.基本控件的使用方法-1. Simple password box and landing counter two functions. The basic controls use
circulatingcolourfullightcontroller
- 本次设计的具有6种花型循环变化的彩灯控制器就是用计数器和译码器来实现，其特点用双色发光二极管，能发红色和绿色两色光。-this design with flowers and 6-cycle changes lantern controller is using counter and decoder to achieve. characterized by two-color LED, can be red and green two shade.
cnt60
- 同步计数器和异步计数器在设计时有哪些区别？试用 六进制计数器和一个十进制计数器构成一个六十进制同步计数器。-synchronous and asynchronous counter counter in the design these differences? 6 probation and 229 counters constitute a decimal counter a six decimal synchronous counter.
60jinzhijiafajishuqi
- 60进制加法计数器设计时主要采用数电知识，采用清零法和反馈置数法进行电路设计。用两片74161，采用反馈清零法进行电路设计，此时相当于设计两个加法计数器，左边的是高位片，此时的高位片在电路中相当于是一片六进制的加法计数器，逢六进清零，右边的是低位片，相当于一个十进制的加法计数器，逢十清零，此电路采用置零法与反馈清零法用multisim中进行仿真-60 Counter-band adder design using a number of major electricity knowledge,
24
- 简单的数字时钟EDA设计，并通过电路的仿真和硬件验证，进一步了解计数器的特征和功能。-Simple digital clock EDA design, and through circuit simulation and hardware verification, and further understanding of the characteristics and functions of counters.
vhdl
- 100进制计数器的设计 -100 binary counter design
Digital-system-EDA
- 四位二进制数可预置可逆计数器设计 学习使用MAX+PlusⅡ文本编辑器的模板输入方法,熟悉常用语句的语法现象，掌握VHDL功能描述和结构描述的方法。-Four binary number can be preset the reversible counter design learning using a text editor MAX+Plus Ⅱ template input method, familiar with common statement syntax phenomenon
jishuqi
- 交通灯计数器设计，VHDL文件，搭载后续的文件程序可以构成完整交通灯程序。-Traffic light counter design, VHDL files, program files can be equipped with up to form a complete traffic lights.
JSQ
- 基于MSP430 增量编码器方波计数器设计源程序 -MSP430-based incremental encoder square counter design source
Counter
- 用VHDL设计具有清除端、使能端，计数范围为0-999的计数器设计。输出为8421BCD码-VHDL design with a clear end to enable the end, the design for the counter counting range 0-999. 8421BCD code output
至简设计法--篮球倒计时
- 篮球倒计时 工程说明 本项目包含2个按键和4位数码管显示，要求共同实现一个篮球24秒的倒计时，并具有暂停和重新计数复位的功能。 案例补充说明 与单片机等实现模式相比，FPGA倒计时系统大大简化，整体性能和可靠性得到提高。在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。(Basketball countdown Engineering descr iption This project contains 2 butt
161十二进制计数器
- 以matlab的simulink工具箱为平台设计一个十二进制的计数器，并对其功能加以验证(The platform design of a twelve hexadecimal counter by using MATLAB Simulink toolbox, and to verify its function)
模60计数器
- 基于basys2的模60计数器设计，语言verilog(Design of module 60 counter based on basys2, Language Verilog)
微孔计数器信号采集及温度控制系统设计
- 为了研究温度对微孔计数器的检测精度的影响规律，设计了一种基于ARM 和 LabVIEW 的高精度温度控制系统。(Since the size and number of the biological cells and micro-particle could be measured precisely by Coulter principle, this principle has been widely used in scientif
波浪型计数器
- 设计一个计数器，输入计数脉冲和清零信号，输出2位16进制计数值。计数器的计数规律如下:清零信号有效时输出0，计数脉冲上升沿时，输出由0递增到ff，再递减到1，然后在递增到fe，再递减到2，再递增，按如此规律反复计数。(A counter is designed, the count pulse and the zero signal are input, and the 2 - bit 16 - digit number is output. The counting rule of the c
基于单片机的频率计的设计论文
- 频率计数器的毕业设计 基于51单片机的范围10-500khz(The graduation design of the frequency counter 51 single chip microcompute)
plj
- 使用vhdl语言原件例化设计数字频率计，并用6位7段数码管计数。模块包括：十进制计数器，6位10进制计数器，Reg24 锁存器、Fp 分频器、Ctrl 频率控制器、Disp 动态显示。(The digital frequency meter is designed by using VHDL language as an example and counted by 6-bit 7-segment digital tube. Modules include: decimal counter, 6
577d4aa3
- 交通灯课程设计:本设计是基于数字电路芯片完成的，内有Multisim仿真电路（已验证通过），具体设计说明书，基本思路采用74LS160十进制加法计数器来产生四种交通灯状态，计数器是由多功能计数器555产生的1Hz的秒脉冲驱动，希望能对你有所帮助。(Traffic light course design: This design is based on the digital circuit chip, with Multisim Simulation circuit (verified), th