搜索资源列表
1
- 学习利用原理图输入法设计简单组合电路，掌握层次化设计的方法，掌握用原理图进行设计的整体流程。 2、实验内容： 一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相临的高位加法器的最低进位输入信号cin相接。-one to ten
xor8b
- 实现8位全加器，为初学者提供参考，对VHDL语言有一定了解(It's a addler of 8 bits,which is designed for new learners)
add8
- 8*8位全加器的代码 verilog语言，包含测试文件(8*8-bit full adder code verilog)