搜索资源列表
www[1].cnzz.cn
- 先进先出页面置换算法159 5.6.2最佳页面置换算法159 5.6.3最近最少使用页面置换算法160 5.6.4第2次机会页面置换算法161 5.6.5时钟页面置换 -FIFO replacement algorithm 159 pages 5.6.2 best replacement algorithm 159 pages recent 5.6.3 use at least 160 pages replacement algorithm 5.6.4 2nd chance pages repl
mp3
- The first task at hand is to set up the endpoints appropriately for this example. The following code switches the CPU clock speed to 48 MHz (since at power-on default it is 12 MHz), and sets up EP2 as a Bulk OUT endpoint, 4x buffered of size 512, a
shiyan3niu
- 1.利用FLEX10KE系列（EPM10K100EQC240-1X）的CLOCKBOOST （symbol:CLKLOCK）,设计一个2倍频器，再将该倍频器2分频后输出。 对其进行时序仿真。 2.设计一个数据宽度8bit，深度是16的 同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。 要求FIFO的读写时钟频率为20MHz， 将1－16连续写入FIFO，写满后再将其读出来（读空为止）。 仿真上述逻辑的时序，将仿真
fifo
- To write data to the FIFO, present the data to be written and assert the write enable. At the next rising edge of the clock, the data will be written. For every rising edge of the clock that the write enable is asserted, a piece of data is written in
aFifo
- 異步FIFO試作,寫入與讀取資料的時脈不同,藉此程式來達成-Test for asynchronous FIFO, write and read information on a different clock to the program to achieve
syn_fifo
- Synchronous FIFO (one clock)
maxii_sch
- 采用EPM570作为核心，外接FIFO，RAM。可进行数据采集，采用60M时钟的ADC ADS830E。ADC前端电路需要改为差分输入方式以减小电路噪声。该电路经过实际检验可以使用，需要将JTAG电阻改为220以下或者短接。-EPM570 used as a core, external FIFO, RAM. Can be a data collection, using 60M clock ADC ADS830E. ADC front-end circuit differential inpu
FIFO
- FIFOFile name:FIFO //Describe:32*32bit FIFO //Input:data[31:0],wrreq,rdreq,clock //Output:q[31:0],full,empty //Date:2009-12-10 -FIFO
PPA
- 1. 示例实验程序中模拟几种置换算法：LRU算法，FIFO算法，clock算法和Eclock算法 2. 能对几种算法给定任意序列不同的页面引用串和任意帧实内存块数的组合测试，显示页置换的过程。 3. 能统计和报告不同置换算法情况下依次淘汰的页号、缺页次数（页错误数）和缺页率。比较几种置换算法在给定条件下的优劣。 4. 为了能方便的扩充页面置换算法，更好的描述置换过程，示例实验程序采用了C++语言用Replace类描述了置换算法及其属性。-None
replacement
- 页面更换实现简单常用的页面更换算法先来先服务（FIFO）、LRU（最久未使用页面更换）算法、时钟算法等-Page, the page replacement simple replacement algorithm used a first-come first-served (FIFO), LRU (most from lack of use page replacement) algorithm, the clock algorithm
memoryanalog
- 模拟内存页面置换的五个算法fifo，opt，lfu，lru，clock-Analog memory page replacement
test
- 五种页面替换算法比较，包括最佳，fifo,lru,random,clock-Comparison of the five page replacement algorithms
page-replacement
- 包括了Clock,，FIFO，LRU，OPT，随机替换五种页面置换算法-Including the Clock, the FIFO, LRU, OPT, randomly replace the five page replacement algorithm
PageReplace
- CSharp写的虚拟内存中页置换算法，包括FIFO、OPT、LRU和Clock等。-CSharp write virtual memory page replacement algorithms, including FIFO, OPT, LRU and Clock.
s_fifo
- FIFO是一种先进先出的输入缓冲器，同步FIFO是指写入和读取数据需要时钟的作用-The FIFO is a FIFO input buffer, the synchronous FIFO refers to the role of the write and read data requires clock
Replacement
- 模拟内存中页面管理，置换调度的几种算法,opt，clock，lru,FIFO-page replacement
fifoVerilog
- 设计一个异步FIFO，完成数据平滑功能，FIFO的深度为256，宽度为8位，实时给出读空和溢出指示，写时钟为带间隔的100MHz，读时钟为5MHz，代码为了便于读阅，存放在word文档，可直接拷贝到quartus或者ise编译平台下使用-Design an asynchronous FIFO, complete data smoothing function, the depth of the FIFO 256, and the width is 8 bits, real read empty
PageReplacement
- 用c语言实现的页面置换算法，具体包括最佳替换算法，随机替换算法，FIFO算法，LRU算法和Clock算法。引用串的生成是尽量模拟真实的程序局部性而设计的。-a C program implements page replacement algorithm:include optimal algorithm, random algorithm, FIFO algorithm, LRU algorithm and Clock algorithm. The generation of referenc
exercise3
- 用verilog实现dsp与Fpga接口的同步设计，其功能包括读写操作及四个功能模块，采用两个fifo实现不同时钟域的地址与数据的转换，在quartus ii11.0环境下运行，运行此程序之前需运行将调用fifo。-Dsp using verilog achieve synchronization with Fpga interface design, its features include read and write operations and four functional modul
fifo
- 学习Clifford_E论文之后完成的异步FIFO，可以完成异步时钟下的数据同步(After learning Clifford_E paper, the asynchronous FIFO can be completed under asynchronous clock data synchronization)