搜索资源列表
CLK
- 基于FPGA的数字钟显示跑表，日历，时钟，闹铃等-Show stopwatch, calendar, clock, alarm and other FPGA-based digital clock
miaobiao
- 基于fpga的多功能数字时钟 在数码管显示 verilog语言编写 可实现校时 暂停以及设定闹钟的功能-FPGA time clock
clock
- fpga数字时钟 调试 报警 ,fpga用比较少的代码加上更多的功能-digital clock debugging report to the police
shiyan
- 用verilog语言实现数字中， 在fpga上实现(Using Verilog language to achieve digital, implemented on FPGA)
oscillo_1
- 简单数字示波器的verilog设计,涉及到时钟同步，FIFO的配置和使用，非常适合用来学习FPGA以及熟悉quartus II 软件。(digital oscilloscope design)