搜索资源列表
vhdl
- 基于MAXPLUS II 的软件设计，这里面有几个小程序，用于VHDL的GDF设计，含有LED数码管的显示驱动程序，还有3选一，十选一程序。-II FPGA-based design software, there are several small procedures, GDF for VHDL design with a digital LED display driver of the procedures, there is a three elections. 10 election
1
- *先后调试了LED，按键，数码管的verilog程序，并在实验板上面调试成功！学习FPGA是一个漫长的过程，但是我必须得坚持！前途光明，道路崎岖！ 这次在垃圾堆（我工作台下面的抽屉和柜子，呵呵）里面搜索了一个以前用C8051F020作的一个单片机 最小系统，其中有一个PS2的数字小键盘，于是马上鼓捣了一下，复习了一下PS2传输数据的规则，其实还是比较简单的，所以很快就把程序搞定，并在电路板上运行正常！！！ -* Has a debug LED, button, digital contr
maikuanceliang
- 能够对输入的脉冲信号用10HZ时钟进行计数，输出计数结果。系统有三个状态：准备测量状态、测量状态、测量完毕状态。在准备测量状态下，测量结果显示为全零，内部计数器不计数，仅当待测脉冲按键SW12被按下时（按下后，输入到FPGA引脚的为低电平）进入测量状态。在测量状态下，只要待测脉冲按键一直按下，则内部计数器一直加计数并同时显示计数结果，这个结果用两个数码管L7，L8指示，从“00”到“FF” （如果计数超出量程即超出“FF”，则需锁存一个溢出信号让溢出指示灯D29亮）。仅当待测脉冲按键松开时进入测
max3232
- 基于fpga串口通信,有数码管显示发送和接受现实-du to fpga
SEG7_Timer
- 数码管显示，基于FPGA实现的数码管显示-LED display
11
- 利用verilog HDL实现在FPGA上的带小数点的数码管显示-Using verilog HDL to achieve in the FPGA on the digital display with decimal point
44keyboard-scan-in-FPGA
- Verilog语言的四乘四的键盘扫描程序。共阴共阳级数码管均能显示。-4 multiply 4 keyboard scan in FPGA
IIR_VerilogHDL
- 实现IIR红外解码的VHDL,通过遥控器遥控来发射红外线，FPGA接收到后进行解码并显示在数码管上面-a verilogHDL example to control IIR
60-seconds-of-the-countdown
- vhdl语言在fpga板子的数码管上显示60秒倒计时,-vhdl language fpga board digital tube display 60 seconds of the countdown,
fkeyboardp
- fpga与4*8键盘盘和数码管结合的测试程序 -the fpga with 4* 8 keyboard tray and digital tube binding of test program
WindowsFormsApplication1
- 用C语言实现电梯的模拟功能，配合FPGA的数码管及按键可以显示电梯的当前状态楼层和下一状态要去的楼层-Elevator analog functions in C language with the FPGA digital tube display and keys can lift the current state of the floor and the next state to go to floor
shu_ma
- 基于fpga的数码管实验，用verilog hdl编写，-Verilog hdl fpga-based digital tube experiments, write,
SHFRTLED
- 在FPGA开发板的七段数码管上实现“APPLE”字符的循环移动。-" APPLE" circular movement of the characters in the seven-segment digital tube on the FPGA development board.
DEC_7SEG
- DEC_7SEG的fpga，运用fpga的软件仿真数码管实现-vhdl of the
fpga
- 多功能数字钟，具有年月日时分秒功能，同时能校时，1个八段数码管显示-Multifunctional digital clock with date, hour function, and can school, an eight digital tube display
shiyan4_1
- 哈工大计算机学院2014年夏季学期设计与实践实验4.1 FPGA数码管显示功能设计 -FPGA LED design from hit computer science
至简设计法--篮球倒计时
- 篮球倒计时 工程说明 本项目包含2个按键和4位数码管显示，要求共同实现一个篮球24秒的倒计时，并具有暂停和重新计数复位的功能。 案例补充说明 与单片机等实现模式相比，FPGA倒计时系统大大简化，整体性能和可靠性得到提高。在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。(Basketball countdown Engineering descr iption This project contains 2 butt
state
- 简单的状态机，有8个状态,数码管输出当前状态的编号(A simple state machine, there are eight state, digital tube output the serial number of the current state)
071162程序
- 设计一个用于篮球比赛的定时器。要求： （1）定时时间为24秒，按递减方式计时，每隔1秒，定时器减1； （2）定时器的时间用两位数码管显示； （3）设置两个外部控制开关，开关K1控制定时器的直接复位/启动计时，开关K2控制定时器的暂停/连续计时；当定时器递减计时到零（即定时时间到）时，定时器保持零不变，同时发出报警信号，报警信号用一个发光二极管指示。 （4）输入时钟脉冲的频率为50MHz。 （5）用Verilog HDL语言设计，用Modelsim软件做功能仿真，用Quartus II综
电路实验
- 实验一四位拨码开关控制显示数字0000~FFFF 实验二拨码开关控制数字0~F循环显示 实验三二位数码管循环显示数字00~FF 实验四二位数码管循环显示数字00~99(Experiment 1 Four-bit Dial Switch Control Display Digital 0000~FFFF Digital 0~F Cyclic Display Controlled by Experiment 2 Dial Switch Cyclic Display Digital 00~F