搜索资源列表
fx2_ps_config
- 我写的一个用fx2芯片用ps方式对altera的fpga进行配置的一个程序，包括pc端和fx2固件的源码
temp
- 上位PC机通过rs232口与fpga通信，发送数据，并可以接受数据
fpga与PC机的串口通信
- 基于VerilogHDL 的FPGA与PC的串口通信代码，已经测试过，绝对可以用
EP1C3_12_7_SPCTR
- 基于FPGA的信号采集及频谱分析，用VHDL编写，压缩包里是Quartus下的工程。AD采样用状态机实现，并存入LPM_RAM。设计了一个UART模块（也是状态机实现的），可将数据发到ＰＣ机上。-FPGA-based signal acquisition and spectral analysis, prepared with VHDL, Quartus compression bag is the next project. AD sampling state machine used to
UART
- minimum uart Image for transfer image to FPGA then read again by PC
NAT
- 乐器数字接口MIDI（Musical Instrument Digital Interface），是数字音乐的国际标准。任何电子乐器，只要能处理MIDI消息，并有合适的硬件接口，都可视为一个MIDI设备。本设计完成一个MIDI音乐播放器，该设备以MIDI技术为基础，在Altera公司Cyclone系列FPGA EP1C6Q240C8上实现数字音频合成。MIDI信号源由PC机串口配合串口MI-dssssdsfddsds
SCommTest
- SCommTest，实现了两个串口之间的通信功能，可以调试，互发互收。-SCommTest.zipA serial interface is a simple way to connect an FPGA to a PC. This project shows how to create an asynchronous serial link like RS-232 in an FPGA.
DMA-PCIe
- 利用XILINX的IP核设计DMA传输方式实现电脑和FPGA板之间数据传输文档，很有参考价值。-DMA design by using ips provides by XILINX ,make the communication between PC and FPGA possbile.
FEP1C3_12_7_SP
- 基于FPGA的信号采集及频谱分析，用VHDL编写，压缩包里是Quartus下的工程。AD采样用状态机实现现，并存入LPM_RAM。设计了一个UART模块（也是状态机实现的），可将数据发到ＰＣ机上。 已通过测试。 -FPGA-based signal acquisition and spectrum analysis, using VHDL prepared compression bag Quartus engineering. AD sampling using the state mac
uart2
- PC机上开串口调试助手，发送一个字符到开发板（中间通过串口线相连） FPGA收到字符后，回发给PC机上，在串口助手上显示-PC, open the serial debugging assistant to send a character to the development board (the middle through the serial line connected) FPGA received after the character, and posted back to t
usb_ctl
- CH372 USB芯片 采用Verilog语言，实现FPGA与上位机通信，按键触发FPGA向上位机传数，USB测试软件向FPGA传数-CH372 USB chip using Verilog language, to achieve FPGA and PC communications, key trigger FPGA pass up crew numbers, USB test software to pass several FPGA
v5pcie_test_demo_1217
- V5 FPGA采集AD上位机VC6.0++全代码-V5 FPGA acquisition AD PC VC6.0++ full code
send-packet
- 通过驱动网卡，封装以太网协议，通过PC端发送数据帧到FPGA-By driving card, Ethernet encapsulation protocols, data frames sent by the PC to FPGA
chuankou
- 实现FPGA与PC的串口通信，工程文件完整，可直接运行，VHDL代码-FPGA implementation of serial communication with the PC, complete engineering documents, can be directly run, VHDL code
111
- FPGA 实现全双工异步串口（UART），与PC 机通信。1 位起始位；8 位数据位；一个停止位；无校验位；波特率为2400、4800、9600、11520 任选或可变（可用按键控制波特率模式）-FPGA to achieve full-duplex asynchronous serial interface (UART), to communicate with the PC. A start bit 8 data bits one stop bit no parity bit 240
uart_ps2
- ps2接口的verilog module 负责用键盘发送数据，附带仿真task仿真，代码简单明了。 uart接口的verilog module ，通过PC机上的串口助手接收并显示键盘发送的数据 FPGA 板调试OK-ps2 verilog module with uart verilog module,fpga simulation ok.ps2 send data and uart get data and display in PC
USB3_a3p1000_9.1__
- 8bit10bit编解码、SPI解串、BAT656接受源码，并通过USB3.0 传送至PC机。经测试actel fpga 时钟频率100M可以满足320MB/s的传输速率-8bit10bit encoding and decoding, SPI solution string, BAT656 accept the source code, and through USB3.0 to PC. After testing the FPGA Actel clock frequency 100M can
FT2232PFPGA
- 上位机软件控制FT2232接口芯片，对FPGA采集的数据进行高速读取-FT2232 PC software control interface chip for high-speed data acquisition FPGA reads
virtex5_diag
- FPGA的DMA驱动开发源码，用于上位机编程使用-DMA-driven development of FPGA source code for programming using PC
基于FPGA与PC串口自收发通信-Verilog
- 基于FPGA与PC串口自收发通信-Verilog(Self-transceiving Communication Based on FPGA and PC Serial Port-Verilog)