搜索资源列表
FPGA-global-clk-design-
- FPGA的全局时钟应该是从晶振分出来的，最原始的频率。其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的；因为全局时钟需要驱动很多模块，所以全局时钟引脚需要有很大的驱动能力，FPGA一般都有一些专门的引脚用于作为全局时钟用，他们的驱动能力比较强-FPGA' s global clock should be divided out from the crystal, the frequency of the most original. Other needs of the
Pro_19
- Fpga,DDS,PLL,rom(正弦波)(f<13MHz,需要滤波)(Verilog)-Fpga, DDS, PLL, rom
4BIT_COUNTER
- 4-bit counter which counts from 0 to 16. This logic has got one PLL needs to be regenerated based on the FPGA vendor.
PLL
- 在FPGA里加入时钟锁相环，输出多种时钟，最后用modelsim对源代码进行了仿真处理；-Join clock PLL simulation
Verilog_Ip_PLL
- 对FPGA中的pll进行操作的练习，适合初学者学习(Very useful for beginners FPGA programming examples, to help beginners less Wuning Road)