搜索资源列表
designforvideobasedonSDRAM
- 在信息处理中，特别是实时视频图像处理中，通常都要对实现视频图像进行处理，而这首先必须设计大容量的存储器，同步动态随机存储器SDRAM虽然有价格低廉、容量大等优点，但因SDRAM的控制结构复杂，常用的方法是设计SDRAM通用控制器，这使得很多人不得不放弃使用SDRAM而使用价格昂贵的SRAM。为此，笔者在研究有关文献的基础上，根据具体情况提出一种独特的方法，实现了对SDRAM的控制，并通过利用FPGA控制数据存取的顺序来实现对数字视频图像的旋转，截取、平移等实时处理。
MEALY
- MEALY状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入WRITE_MASK的函数.本程序基于VHDL,开发环境为MAXPLUS2
zbt_vhdl_xilinx
- SRAM控制器可以实现SRAM数据的输出控制
CSRAM_with_coo
- 带有控制器的SRAM，提供一个地址选通脉冲ADS，一个读读/写信号R_W,一个时钟信号和复位信号，包含了测试文件。 -With the controller' s SRAM, and provide an address strobe ADS, a read/write signal the R_W a clock signal and a reset signal that contains the test file.
DDDRR_SDRAM_cD
- DDR SRAM控制器的verilog完整设设计文档（包含有完整的verilog源代码）， -DDR SRAM controller the verilog complete set design document (contains the complete source code verilog)
ahb_sramc
- 基于AHB总线的sram控制器，带有memory bist(SRAM controller based on AHB bus)