搜索资源列表
01
- FPGA实现FFT算法 F PGA实现FFT算法
bch155
- 一种纠3错BCH译码器的FPGA设计文章基于一种较新颖的纠3错BcH码逐步译码算法和结构原型，提出了BCH 译码器的完整实用化结构，采用FPeA设计并实现了纠3错BCH(31，16)译码器。该译码 方案的特点是主体结构通用、资源占用少、运行速度高，非常适合于需要对传输帧的帧头实 施特殊保护的数据传输应用场合。 主题词壁垒旦堡璺塑三堡￡里堡垒 O 引-Based on a noVel step．by—step decoding algorithm and its stnIctu
Pro_19
- Fpga,DDS,PLL,rom(正弦波)(f<13MHz,需要滤波)(Verilog)-Fpga, DDS, PLL, rom
A-compact-AES-core-with-on-line-error-detection-f
- This paper presents a compact, low-cost, on-line error-detection architecture for a 32-bit hardware implementation of the AES. The implemented AES is specially designed for FPGA-based embedded applications, since it is tuned to specific FPGA logi
SCH
- DTMB GB20600-2006 terrestrial dig FPGA or CPLD reads the SD card IP tell us how to divide frequency f UMC 90nm design models. please re UMMC 90nm models. Please read the Bluetooth serial port via the pho scope FPGA code AG 0.35u
kehshechenxu
- 编制一全双工UART电路，通过试验箱MAX202E转换成RS232电平，与计算机进行通讯实验，设置8个按键，按键值为ASIC码“1”~“8”，通过串口发送给计算机，在计算机上显示键值，同时在数码管最高位显示；计算机可发送“0”~“F”的ASIC码，FPGA接收后在数码管低位显示0~F。通过按键可设置波特率。 要求：波特率为三种 1200、2400、9600，由1个按键选择，3个LED分别指示； 数据格式为1位起始位、8位数据位和一位停止位； 上位计算机发送接收软件可使用
Desktop
- fghfgvn fghfh rty fhfrt rt f ft
茶叶茶艺茶道茶文化PPT模板
- 现在已知： 1)A美国人是医生。 2)E和俄罗斯人是技师。 3)C和德国人是技师。 4)B和f曾经当过兵，而德国人从未参过军。 5)法国人比A年龄大；意大利人比C年龄大。 6)B同美国人下周要去西安旅行，而C同法国人下周要去杭州度假。(Now it's known: 1) A American is a doctor. 2) E and the Russians are technicians. 3) C and the Germans are technicians. 4) B and f h
电路实验
- 实验一四位拨码开关控制显示数字0000~FFFF 实验二拨码开关控制数字0~F循环显示 实验三二位数码管循环显示数字00~FF 实验四二位数码管循环显示数字00~99(Experiment 1 Four-bit Dial Switch Control Display Digital 0000~FFFF Digital 0~F Cyclic Display Controlled by Experiment 2 Dial Switch Cyclic Display Digital 00~F