搜索资源列表
-
0下载：
用vhdl语言描述时钟的功能，并通过七段译码输出。-VHDL language used to describe the function of the clock and through the Seven-Segment decoder output.
-
-
0下载：
用vhdl语言描述时钟的功能，并通过七段译码显示输出。-VHDL language used to describe the function of the clock and through the Seven-Segment display decoder output.
-
-
0下载：
1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb，进行锁存的同时发出aim信号实现声音提示，并使count模块进行答题时间的倒计时，在计满100妙后送出声音提示；
2、用ch41a模块将抢答结果转换为二进制数；
3、用sel模块产生数码管片选信号；
4、用ch42a模块将对应数码管片选信号，送出需要的显示信号；
5、用七段译码器dispa模块进行译码。 -1, using feng module will press a key player to a
-
-
0下载：
BCD 译码器,将8421BCD码转换成七段共阴A~G-Decoder BCD to Seven-Segment 8421BCD code into a total of Yin A ~ G
-
-
0下载：
利用子模块四位计数器及七段数码显示译码器，设置成一个可以数码显示的四位计数器-The use of sub-module 4 seven-segment digital display counter and decoder can be set to a digital display of the four counters
-
-
0下载：
以c8051f360单片机为基础的数字时钟，六位七段译码显示-To c8051f360 microcomputer-based digital clock, six seven-segment display decoder
-
-
0下载：
ITS A verilog HDL code for seven segment display .. on different FPGA there are seven segment displays available .. any number from 0 to 9 can be displayed on it .. using this decoder a BCD input is required .. that would be decoded to seven segment
-
-
0下载：
this a verilog code .. it converts 9 bit integer value to its corresponding twelve bit BCD number that is required as an input to a seven segment decoder or otherwise also an integer that may be represented by binary bits can be changed to its corres
-
-
0下载：
七段LED数码显示器是数字系统中常用的数码显示元件，二进制数不能直接在LED数码管上显示，需要用一个BCD七段译码器进行译码。下图给出了一个七段显示译码器的框图及相应的七段LED数码管的示意图。-Seven-segment LED digital display is commonly used in digital systems digital display devices, a binary number can not be directly displayed on the LED
-
-
0下载：
基于FPGA的七段译码显示程序，可通过相关硬件实现0~9数字显示。-FPGA-based seven-segment decoder display program, available through the relevant hardware figures 0 to 9.
-
-
0下载：
7-Segment Decoder (Behavioural)
The figure below shows a special 7-segment decoder module that has the two-bit input c1c0. This decoder produces seven outputs that are used to display a character on a 7-segment display. The table on the right l
-
-
0下载：
简单的七段数码管译码器vhdl程序,比较基础,适合初学者练习使用-Simple seven-segment decoder vhdl program basis for comparison, for beginners to use.
-
-
0下载：
gate：基本逻辑门的实现和验证
mux4_1_gate：多路复用器的门级实现和验证
mux4_1_behav：多路复用器的行为级实现和验证
seg7_gate：7段数码管逻辑门实现和验证
seg7_behav：7段数码管case语句描述和验证
mux7seg：采用按键复用7段数码管的实现和验证
clkseg7：采用时钟自动扫描复用7段数码管的实现和验证
comp4_gate：4位比较器结构化实现和验证
comp8_behav：8位比较器行为实现
-
-
0下载：
十进制计数器（BCD_CNT）
2、七段显示译码器电路（DEC_LED）
3、分时总线切换电路（SCAN）。
该电路功能为通过对外部一信号脉冲进行计数，并以十进制进行计数，计到百位。同时利用数码管动态扫描原理进行三位数码管进行显示出来。
-Decimal counter (BCD_CNT) 2, seven-segment display decoder circuit (DEC_LED) 3, sharing bus switching circuit (SCAN). The
-
-
0下载：
七段LED数码管译码显示设计，采用动态扫描通过3-8译码器的输出来控制LED的COM端进行动态扫描-Seven-segment LED digital display decoder design, the use of dynamic scanning through 3-8 decoder output to control the LED' s COM port for dynamic scanning
-
-
0下载：
七段LED数码管显示译码器设计，将输入的16位二进制数据分别输出到4个数码管上-Seven-segment LED display decoder design, the input of 16 binary data are output to the four digital tube
-
-
0下载：
七段译码器的verilog实现。VHDL，单片机开发程序，数字逻辑与处理器基础实验，你懂d。-Seven segment decoder verilog implementation. VHDL, MCU development program, the digital logic and processor basic experiment, you know d.
-
-
1下载：
该数字频率计使用EDA软件QUARTUS II编写，实现以下的3个功能：
1. 测试频率范围为：1Kz~99999999Hz，
2. 基准信号频率为1MHz；
3. 用8位十进制7段数码显示译码器显示所测信号的频率值。
-The digital frequency meter using EDA software QUARTUS II prepared to fulfill the following three functions: 1. Test frequency rang
-
-
0下载：
使用可编程并行I/O接口芯片8255、地址译码器、七段数码管等硬件，搭建七段数码管显示装置，实现键盘输入两个数字的ASCII码、数码管可动态显示这两个数字的功能。(Using programmable parallel I/O interface chip 8255, address decoder, seven segment digital tube and other hardware, build seven segment digital tube display device, re
-
