搜索资源列表
11.2
- 推荐下载,verilog处理器设计实例.体现了结构描述和寄存器传输描述的应用 -recommend downloading Verilog processor design examples. Reflect the structure descr iption and register transfer described in the Application
伪随机序列
- 线形反馈移位寄存器（LFSR)是数字系统中一个重要的结构，本程序可以自动产生AHDL,VHDL,Verilog的源代码及电路原理图。程序可以运行在win98/2000/NT平台-linear feedback shift register (LFSR) digital system is an important structure, the process can be automatically generated AHDL, VHDL, Verilog source code and ci
基于verilog语言的寄存器组设计代码以及文档
- 本资源详细介绍了基于verilog语言的寄存器组设计代码，并且配有相关详尽的文档介绍，通俗易懂，可以直接编译使用！
ihoijge
- 掌握用Verilog HDL语言或VHDL语言设计一个由32个寄存器组成的字长为32位的寄 存器组。-Master the use of Verilog HDL or VHDL language design language a register composed of 32 32-bit word length for the device hosting group.
LFSR
- verilog实现的8阶伪随机序列发生器，文件包含了三种主要模块：控制模块，ROM模块，线性反馈移位寄存器（LFSR）模块。已经通过modelsim仿真验证。-verilog to achieve 8-order pseudo-random sequence generator, the file contains three main modules: control module, ROM modules, a linear feedback shift register (LFSR) mo
lfsr
- 用LSFR实现计数功能，可以减少对寄存器和少一个加法器，涉及verilog的人来说-Used to achieve LSFR counting functions, can be reduced to a few registers and adders, the people involved in Verilog
daima
- Verilog下寄存器的开发代码，下载到Spartan3的引脚代码以及波形仿真文件-Under the development of Verilog register code, download Spartan3 a pin code and waveform simulation file
7shifter
- 基于verilog语言的七位移位寄存器编程代码，现代移动数字通信系统中编码器使用了-shifter
Cverilogcodeo
- 包含了加法器、移位寄存器、时钟等等Verilog源代码。 -Contains the adder, shift register, clock, etc. Verilog source code.
lfsr_beh
- 线性反馈移位寄存器设计源码，用verilog语言描述-linear feedback shift register
LineBuffer
- Verilog HDL的移位寄存器的modelsim仿真
cfg9517_v3
- AD9517的配置程序，寄存器参数根据需要自己改，双差分输出，verilog-AD9517 configuration program, register yourself to change the parameters as needed, dual differential output, verilog
A
- 此为用verilog hdl编写的FPGAproject 其中A5+工程为带vga显示 分辨率600*800@60HZ 带字母显示（直接将ASCII码输入到寄存器中 窗口大小可调整）；A1工程为软核处理器 可配合使用 实测功能强大-This is written in Verilog HDL FPGAproject the A5+ engineering with VGA display resolution 600*800@60HZ with letters display directly
扰码
- OFDM技术中经常用到扰码技术，本设计采用线性反馈移位寄存器实现简单扰码(relization of interference)
i2c_slave_model
- I2C从控制器verilog代码，主要用于混合信号ASIC的寄存器配置接口(I2C slave module in verilog)
mcode
- 附有m码产生verilog文件和测试文件，以及详细说明。读者可根据说明配置任意级m序列发生器(With M code, Verilog files and test files are produced and detailed. The reader can configure an arbitrary m sequence generator according to the instructions)
MyALU1
- 一个关于寄存器的ALU功能，并能进行寄存器间的相互转化。(ALU REGISTER. THEY CAN TRANSLATE TO EACH OTHER.)