CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 Windows编程 搜索资源 - verilog include

搜索资源列表

  1. Verilogexamples

    0下载:
  2. Verilog变成100例,里面包含了Verilog编程中常见的一些例子,对于新手还是很有帮助的。-Verilog into 100 cases, they include a Verilog Programming common examples is very helpful for the novice.
  3. 所属分类:按钮控件

    • 发布日期:2008-10-13
    • 文件大小:43949
    • 提供者:张存飞
  1. verilog

    0下载:
  2. 里面包含了多个verilog源代码例子 包括循环码编解码、加法器等等常用的例子 -Which contains a number of Verilog source code examples include the cyclic code coding and decoding, and so on commonly used adder example
  3. 所属分类:Other systems

    • 发布日期:2017-04-25
    • 文件大小:224044
    • 提供者:高明
  1. spi.tar

    0下载:
  2. This is a verilog code used oversampled clock to implement SPI slave. Also include C code for a ARM processor as the SPI master-This is a verilog code used oversampled clock to implement SPI slave
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:1331
    • 提供者:johnl
  1. Verilog

    0下载:
  2. verilog manual include all Verilog Language Reference Guide-verilog manual
  3. 所属分类:Other systems

    • 发布日期:2017-04-23
    • 文件大小:137871
    • 提供者:smallfish230058
  1. exercise3

    0下载:
  2. 用verilog实现dsp与Fpga接口的同步设计,其功能包括读写操作及四个功能模块,采用两个fifo实现不同时钟域的地址与数据的转换,在quartus ii11.0环境下运行,运行此程序之前需运行将调用fifo。-Dsp using verilog achieve synchronization with Fpga interface design, its features include read and write operations and four functional modul
  3. 所属分类:Communication

    • 发布日期:2014-09-24
    • 文件大小:1441792
    • 提供者:董明岩
  1. blif2verilog-v1.2

    0下载:
  2. 将BLIF(Berkeley Logic Interchange Format)格式的电路转换为verilog代码,使用perl编写,需要perl环境才能使用。 内含BLIF格式的官方说明。-Translate BLIF(Berkeley Logic Interchange Format)circuit to verilog descr iption, the translator need perl environment to run. Please check you have rel
  3. 所属分类:Other systems

    • 发布日期:2017-04-16
    • 文件大小:70599
    • 提供者:wangzil
  1. multipler

    0下载:
  2. There is a multiplier function circuit.The program language is verilog code. We can include it into our module to use it.It is a simple and useful function.
  3. 所属分类:Other systems

    • 发布日期:2017-04-11
    • 文件大小:1130
    • 提供者:Leo
  1. delay_module

    0下载:
  2. 本代码利用Verilog实现了键位按下时的抖动毛刺的滤波处理,主要包含电平检查模块和一个延迟模块。-This code implements the use of Verilog jitter filtering glitches keys pressed, the main level include checking module and a delay module.
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-28
    • 文件大小:44063
    • 提供者:chengzetao
  1. xvlijiance

    1下载:
  2. 附件包括四个内容1.采用Verilog编写的状态机实现序列检测的ISE工程2.代码文档一份3.原理说明4.使用说明。采用的软件平台是ISE13.3,硬件平台是Spartan-3E。-Accessories include four content of 1 by the state machine Verilog prepared realize sequence detection ISE works 2 code document a 3 principle that 4 instructi
  3. 所属分类:其他小程序

    • 发布日期:2017-05-07
    • 文件大小:473800
    • 提供者:zhulinglei
搜珍网 www.dssz.com