CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 Windows编程 界面编程 搜索资源 - 时钟模块

搜索资源列表

  1. Sd2000s

    0下载:
  2. 本程序用于测试实时时钟模块SD2000系列功能 程序功能如下: 1.在SD2000试验板上显示实时时间的小时和分钟?-procedures used to test the real-time clock module SD2000 series functional procedures following functions : 1. The SD2000 board real-time test of time hours and minutes
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:3753
    • 提供者:小顽童
  1. sd2000全系列 51汇编程序

    0下载:
  2. 本程序用于测试实时时钟模块SD2000系列功能之一:四种中断功能 程序功能如下: 1.在SD2000试验板上显示实时时间的小时和分钟? 2./INT1 到指定时刻时输出低电平. 3./INT2输出固定频率32768HZ. 4.测试每分钟边沿中断输出(INT MODE3)和每分钟固定中断输出(INT MODE4)功能-procedures used to test the real-time clock module SD2000 series of functional one : four i
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:4320
    • 提供者:小顽童
  1. 51汇编程序1ASM

    0下载:
  2. 本程序用于测试实时时钟模块SD2000的SRAM存储器D/E系列, 程序功能如下: 1. 关闭/INT1及/INT2的中断输出 2. 初始化时间(写时间数据) 3. 在BREAKPOINT1设断点时,依次读时间-写SRAM数据-读SRAM数据循环 4. 全速执行时,LED四位分别显示小时和分钟的值-procedures used to test the real-time clock module SD2000 SRAM memory D / E Series, procedures follo
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:4715
    • 提供者:小顽童
  1. clock2001

    0下载:
  2. 时钟模块之一:二进制转BCD码verilog源代码FPGA advantage编程环境-clock module : BCD switch binary source code Verilog FPGA advantage programming environment
  3. 所属分类:Static控件

    • 发布日期:2008-10-13
    • 文件大小:822
    • 提供者:dandan
  1. grew

    0下载:
  2. 为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果。理论和实验证明 ,该系统既可作为测量 DVD Jitter 的硬件电路设计的参考 ,也可作 为软件设计的工具。-DVD to the Jitter measurement, the burning need
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:405956
    • 提供者:熊静
  1. clk_rst

    0下载:
  2. 时钟和复位模块的仿真程序设计,用Modelsim仿真
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:1650
    • 提供者:孙江涛
  1. mypinlvji

    0下载:
  2. 该程序实现一个频率计,测量范围:1-49999999赫兹,用8为数码管扫描显示出被测信号的频率。 INT_DIV模块用于对系统的频率进行分频,此模块的输出信号为被测信号的频率,可以自己设定分频系数,验证频率计的功能,实际应用中,可去掉此模块,直接把待测信号加到CLKCIN端即可。 MYPINLVJI模块是实现频率计的主程序,对系统时钟进行分频,产生0.5赫兹的信号,在此信号的高电平期间(时间为1秒)对输入的信号进行计数,从而实现频率测量,最后用7段数码管显示出测量的频率。
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:715798
    • 提供者:李东
  1. Example-4-1

    0下载:
  2. 程序补充说明:对于时序逻辑,即always模块的敏感表为沿敏感信号(多为时钟或复位的正沿或负沿),统一使用非阻塞赋值“<=”
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:17604
    • 提供者:xyq
  1. clock

    0下载:
  2. 时钟控件,可以方便进行时钟控件相关模块的编程与管理,能够对时钟信息进行处理-Clock control, can be easily related to the clock control module programming and management, able to deal with the clock information
  3. 所属分类:Button control

    • 发布日期:2017-04-06
    • 文件大小:4207
    • 提供者:hk
搜珍网 www.dssz.com