搜索资源列表
1_ADDER
- 这个是带输入的加法器vhdl代码,是带有输入端和进位的.-with imported Adder VHDL code, which is input into and spaces.
89_full_adder
- 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.-into first place with the addition of VHDL code more complicated, just for reference.
jiafaqi
- 实现四位加法器的VHDL代码，里面含有全加器的代码-achieve four Adder VHDL code, which contains the full adder code
nbit_Adder
- VHDL——N位加法器设计-VHDL -- N-adder design RECOMMENDATIONS
Afixed-pointbasecomplementdivider
- 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
4_Adder_Unique
- Quartus2实现的四位进制并行加法器 用VHDL语言实现
MultisimAdd
- 这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
sd
- 自己做的数字逻辑电路课程设计，课题：八位二进制并行加法器的实现，包含代码和流程图以及基本说明