DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程，正弦信号发生器完整的设计过程，以及使用Matlab、quartusII\\modelsim详细的仿真过程。

基于CPLD的可变频率正弦信号发生器设计，方便初学者学习FPGA和CPLD-CPLD-based variable frequency sinusoidal signal generator design, easy for beginners to learn FPGA and CPLD

本程序主要为从事安捷伦任意信号发生器和频谱仪使用者而编写的仪器驱动与码形产生程序。-It is aim to driver the PSG and ESA to generate Golay.