搜索资源列表
example10
- ：正弦波发生器例程，包括了直接数字频率合成(DDS)的原理以及如何应用CPLD产生频率可控频率的正弦信号。-: Sine wave generator routine, including a direct digital synthesizer (DDS), as well as the application of the principle of frequency control CPLD generated sinusoidal signal frequency.
EP1C3_12_10_PHAS
- 基于FPGA的移相式DDS正弦信号发生器的VHDL源代码，压缩包里是在Quartus里做的工程，FPGA用的是Cyclone1C3系列-FPGA-based phase-shifting of the DDS signal generator sine VHDL source code, compressed in the bag is done in Quartus Engineering, FPGA is used Cyclone1C3 Series
dds_good1
- 用VHDL 编写的 dds信号发生器，并通过试验箱验证正确，性能良好-Dds prepared using VHDL signal generator, and verify the correct chamber, good performance
clock
- 基于VHDL的函数信号发生器，可输出方波，阶梯波，三角波，正铉波，用示波器观察-VHDL-based function of the signal generator can output a square wave, step-wave, triangle wave, positive-hyun waves observed with an oscilloscope
dds_quicklogic
- 关于信号发生器的VHDL编程，很好的程序，可供大家参考学习，-VHDL programming on the signal generator, a good program, for your reference study, huh, huh
zy4668_function
- 本源码的功能是用vhdl编写实现多功能函数信号发生器-The source function is written using vhdl achieve multi-function signal generator
DDS
- 利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理，以及以DDS为核心的信号发生器。探讨DDS技术在FPGA中 的实现方法，提出采用ALTERA公司的FLEX系列FPGA芯片FLEX10K进行直接数字频率合成的VHDL源程序。-The use of field-programmable gate array FPGA to realize the principle of the direct digital frequency synthesis (DDS) DDS as t
EDAsin
- VHDL 语言编写的正弦信号发生器，教学所用-Sinusoidal signal generator VHDL language teaching
DDS
- 基于VHDL语言的DDS信号发生器，经验证无误，可用以实际工程-Based on VHDL DDS signal generator, proven correct, can be used to practical engineering
vhdl
- 实现信号发生器的vhdl教学代码,提供了串口的功能和发生波形的功能，-Realization of the signal generator vhdl code for teaching
EDA_signal_generator
- 基于VHDL的EDA信号发生器的一个几个demo程序，包含2ASK、2FSK、4ASK、4FSK。-some demos ,basic of VHDL,of EDA,include 2ASK/4ASK/2FSK and 4FSK .
DDS
- 本设计基于数字频率合成技术,采用正弦查找表实现波形产生.直接数字频率合成技术（DDS）是一种先进的电路结构，能在全数字下对输出信号频率进行精确而快速的控制，DDS技术还在解决输出信号频率增量选择方面具有很好的应用，DDS所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 文中介绍了DDS的基本原理，对DDS的质谱及其散杂抑制进行了分析。程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号发生器，。
vhdl
- 用计数器、3/8译码器和门电路设计序列信号发生器用示波器观察并测量波形。-Counter, 3/8 decoder circuit design sequence and doors to observe and measure the waveform signal generator with an oscilloscope.
m_15
- vhdl m序列信号发生器 作者手写绝对原始-random m of vhdl
s
- 结合MATLAB使用dsp builder编写正弦信号发生器，然后转换成VHDL语言-MATLAB dsp builder
kebenchengxu
- VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，同步计数器，序列检测器的设计，序列信号发生器，一般状态机等等。(The small program of some textbooks. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3