用VHDL实现的八位可逆计数器，可作为交流学习使用。-VHDL implementation with eight reversible counter can be used as the exchange of learning to use.

用有限状态机实现16位可逆计数器，有使能位，可以异步清零-16 reversible counter finite state machine, the enable bit asynchronous clear

四位二进制数可预置可逆计数器设计 学习使用MAX+PlusⅡ文本编辑器的模板输入方法,熟悉常用语句的语法现象，掌握VHDL功能描述和结构描述的方法。-Four binary number can be preset the reversible counter design learning using a text editor MAX+Plus Ⅱ template input method, familiar with common statement syntax phenomenon

verilog 实现的可逆计数器及4-7译码器，实现并行置数，加减计数功能 -verilog achieve reversible counter and 4-7 decoder, set the number of parallelism, subtraction counting function

计数器 12位 可逆 进位(Counter)