搜索资源列表
DSp
- DSP系统中时钟电路的设计,很经典的时钟设计介绍-DSP system clock circuit design, the clock is a classic design introduced
course
- 简单微型计算机设计 设计一个8088系统，要求接成最大模式。地址锁存器选用74LS373，数据总线收发器用选用74LS245，时钟发生器选用8284，中断控制器选用8259A，总线控制器选用8288。 -Design a simple micro-computer. Design 1. 8088 to design a system, then into the most requested model. Address latch selection 74LS373, selectio
shu_ma_guan4
- 基于span3E进行数码管显示的控制，时钟采用了计数分频器的设计，将50MHz的是时钟作为系统时钟-Based span3E control, digital display clock count divider design, the 50MHz clock as the system clock
automobile-tail-light
- 汽车尾灯控制器设计 （1）汽车尾部左右两侧各４盏指示灯。 （2）汽车正常行驶时指示灯都不亮。 （3）汽车右转弯时，右侧的一盏指示灯亮。 （4）汽车左转弯时，左侧的一盏指示灯亮。 （5）汽车刹车时，左右两侧的一盏指示灯同时亮。 （6）汽车在夜间行驶时，左右两侧有指示灯同时一直亮，供照明使用。 系统的输入信号包括：系统时钟信号CLK，汽车左转弯控制信号LEFT，汽车右转弯控制信号RIGHT，刹车信号BRAKE，夜间行驶信号NIGHT。 系统的输入信号包括：汽
countdown4
- 小综合--倒计时牌，设计一个具有实际应用价值的动态倒计时牌。要求目标时间（即倒计时截至时间）的年、月、日、时、分、秒和倒计时主题可以根据不同主题由用户动态设定，并且在此设定基础上在屏幕上显示距离相关主题（如奥运会）到达之时还有n年、n天和n秒（其中的三个n各不相同，且随着程序运行动态变化），以北京时间作为主要显示板块。程序中除了刚运行时给出一次当前标准时间值（或读出系统当前时间）外，在程序运行期间应在自己独立的用户时钟控制下，而不受外界输入影响和系统时间的束缚。-Little comprehen
C-JISUANQI
- 本程序的编写基础是Tubro C2.0汉化版,它在tubro c的原有基础上实现了多汉字的支持方便了我们的使用。生成的程序可移植性强兼容性好稳定！现在只实现了加、减、乘、除、求幂、求模，求平方根，求Sin，求Cos，求Log10，以及一个时钟原代码。这个系统是基于软件发展的生命周期来研制的，它可以直接输入数学表达式，不需要任何转换，就可以直接输出数学四则运算的结果。但是，每次只能运算一个表达式。不能运算多个表达式。在程序里面在添加一组选择函数即可。本论文主要介绍了本课题的开发背景，开发的过程和所
ckg
- 时钟模块作为soc设计中的关键模块，产生时钟和复位信号，要保证时钟无毛刺，复位能同步，保证整个系统工作的准确性- The accuracy of the clock module soc design as key modules, generates the clock and reset signals, the clock to ensure no glitches, reset can be synchronized to ensure that the entire system
traffic-light
- 设计任务：设计一个十字路口的交通灯控制电路，要求甲车道和乙车道两条交叉道路上的车辆交替运行。 设计要求： 1.要求黄灯先亮5秒，才能变换运行车道并且黄灯亮时另一干道的红灯按1Hz的频率闪烁。 2.要求通行时间及黄灯亮的时间均可在60秒内任意设定。 3.要求交通灯控制电路可以手动控制立即进入特殊运行状态，即两条道上红灯全亮，时钟停止计时。当特殊运行状态结束后，系统复原，继续正常运行。 -Design tasks: Design a crossroads of traffic l
clock
- 整点声音报时时钟: 具有指针式表盘界面圆形 具有时针+分针+秒针并正确旋转 时钟时间须与系统时间相一致,秒针具有”滴答”声音效果.并实现整点报时.这是我的课程设计，完美实现！-Sound clocks that the hour: A pointer dial interface circular Has the hour hand, minute hand and the second hand and rotate right Must be consiste
matlab-code
- 主从多级通信可靠性问题的建模，：目前的电子器件的可靠性度量非常重要，开发人员必须针对特定的产品或服务给出恰 当的界定，以评判其好坏实用性。本文通过研究一个主从式多节点声纳系统中同步时钟机制， 以实际应用系统为研究对象，研究其可靠性问题，并针对实际系统做数学建模，模拟电子器 件的使用寿命，并做算法研究、利用MATLAB 仿真实验，得出系统的模拟使用时间，从而为 系统设计提供最佳方案。-Modeling of multi-stage master-slave communicatio
SPI-slave-system
- FPGA时序逻辑设计：串行外围设备接口SPI从设备系统，包括串行时钟线SCK，主机输入/从机输出MISO，主机输出/从机输入MOSI和低电平有效的从机选择线SS。环境为Quartus。-FPGA Timing Logic Design: Serial Peripheral Interface SPI Slave Device System Includes Serial Clock Line SCK, Host Input/Slave Output MISO, Host Output/Slave
51电子时钟源代码
- 基于51单片机电子时钟设计系统，可以准确的实时的显示时间。用LCD1602显示，时钟芯片DS1302.(Based on 51 single-chip electronic clock design system, can accurately display the time in real time. Display clock chip DS1302. with LCD1602)
266051《汇编语言课程设计案例精编》源代码
- 汇编语言的实例，包括一个学生管理系统 时钟的例子(Assembler language example)
程序
- 时钟系统设计，包括延时模块，定时模块以及显示模块(Clock system design, including time delay module, timing module and display module)
Final_final_test
- 五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器会写（WB）五级，对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期，每个时钟周期的上升沿来临时，此指令所代表的一系列数据和控制信息将转移到下一级处理。(Five level flow CPU design)
8bit-freqDetect
- 题目1：设计一个8位数字显示的简易频率计。要求： ①能够测试10Hz~10MHz方波信号； ②电路输入的基准时钟为1Hz，要求测量值以8421BCD码形式输出； ③系统有复位键； ④采用分层次分模块的方法，用Verilog HDL进行设计。 ⑤写出测试仿真程序(Topic 1: Design a simple frequency meter with 8 digits display. Requirement: It can test 10 Hz ~ 10 MHz square wave si