搜索资源列表
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
xugc
- cic512 5阶cic滤波器，抽取12倍，的verilog程序，已经通过仿真验证 -5CIC
17jie_fir
- 采用VHDL语言实现17阶的数字低通滤波器的设计-VHDL language used to achieve 17 the number of bands of low-pass filter design
da_fir
- 分布式FIR程序Verilog语言，数字滤波器设计-DAfir
cic_dec_14_three_2
- 2倍抽取14位的3级CIC滤波器的FPGA实现的verilog代码-cic filter
FIR_lowpass
- FIR 滤波器 verilog 语言编写 很实用-FIR filter design
da_fir
- 基于verilog的分布式算法FIR滤波器 有两个文件 一个用来生成查找表-FIR filter using Distributed Algorithm.
FIR
- 一个不错的数字滤波器verilog源码，希望大家能用的上-A good digital filter verilog source
filter_bank
- 用verilog实现一个2阶的格形双通道正交分析滤波器组-Verilog to achieve a second-order trellis dual channel quadrature analysis filter bank
polyfilter
- 用verilog实现一个四阶的多项抽取滤波器，实现2倍下采样-Number of decimation filter verilog to achieve a fourth order 2 times sampling
cic_dec_8_three
- 用verilog语言实现一个3级、抽取率为2的8位hogenauer CIC抽取滤波器-Verilog language to achieve a 3, the extraction rate of 8 hogenauer CIC decimation filter
da_fir
- 基于FPGA分布式算法FIR滤波器verilog代码 （本人 小论文 代码，通过验证） 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。 为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(F
8fir
- 这是一个verilog语言描述的8阶fir滤波器-8firFILTERdesign
filter
- 大神写的FIR滤波器，verilog所写，短小精悍，易读懂！-Great God wrote the FIR filter, verilog written, short and pithy, easy to read!
cic
- CIC Filter 实现的matlab源码.里面使用MATLAB，verilog，c++混合实现CIC抽取滤波器-CIC Filter achieve matlab source. Inside using MATLAB, verilog, c++ hybrid implementation CIC decimation filter
DS_GMSK_MD
- 文件由两部分组成，直扩GMSK调制的matlab仿真程序和Verilog硬件程序。完成了对信号的扩频编码，GMSK调制，硬件程序中的高斯滤波器调用自matlab仿真产生。包括ds_gold_gmsk.m,mseq31.m,zhikuoGMSK.m以及d_encode.v,code_convert.v,frame.v,DS.v,gauss_filter.v,DS_GMSK_MD.v等编码，组帧，滤波，扩频，调制众多源码-Document consists of two parts, DSSS MS
prj_ex_13
- 用verilog实现数字滤波器的功能,基于quatursii平台。内含源代码(With Verilog digital filter function, based on the quatursii platform. Contain source code)
farrow
- verilog语言编写的farrow滤波器的实现过程，供大家参考，谢谢。(Verilog language Farrow filter implementation process for your reference)
基于FPGA和IP核的FIR低通滤波器
- 用verilog语言实现数字电路低通滤波器(Implementation of digital circuit low-pass filter using Verilog language)