搜索资源列表
7
- 用个开关作为表决器的7个输入变量，输入变量为‘1’时表示“赞同”；输入变量为‘0’时表示不赞同。输出接到一二极管上，灯亮表示通过，灯不亮表示不同。采用行为描述的设计，用一变量count表示选举通过的总人数，即7个开关中按下的总数，如果count>3，则表示通过。-Using a switch as a voting machine seven input variables, input variables for the 1, said agree input variables
seven_people
- 七人表决器。有七个输入口，以多数胜于少数的结果进行表决-Seven voting machine. There are seven input to the majority of the results is better than a small number of voting
judge7
- 实用七人表决器源码，可直接到max+plus2上验证。-Useful source of seven voting machines can be directly to the max+ plus2 to validate.
lab_text
- EDA考试的五种题目编程，其中包括五人表决器，抢答器，乘法器，自动售货机等， 编译环境为ISE，程序语言VHDL-eda text ise vhdl
EDA
- 1、5人表决器；2、乘法器设计；3、交通灯控制器。-1,5 voting machine 2, multiplier design 3, the traffic light controller.
seven-voting
- 用verilog 语言实现七人投票表决器-verilog seven voting
module-voter5
- 大学生EDA实践内容之一表决器的实现-EDA practice voting students achieve one of the elements
voter5
- 大学生EDA实践之一表决器截图-Students practice one EDA voting screenshot
8-wei-biaojueqi
- 使用ISIS软件，完成8位表决器，纯运算芯片组成。使用ISIS软件，完成8位表决器，纯运算芯片组成-Using the ISIS software to complete the eight voting, pure computing chips. Using the ISIS software to complete the eight voting, pure computing chips
学校课程设计
- 五人表决器和PCM调制的vhdl设计的代码和仿真报告。(Code and simulation reports for five voter registers and PCM modulated VHDL designs are presented.)
vote7
- 简单的7人表决器（4及以上同意即可通过）(Simple 7-person voting device (4 and above agreed to pass))
123456
- 用verilog hdl语言设计一个9人表决器，(Design a 9 person voting device in the Verilog HDL language,)