搜索资源列表
-
0下载：
用allegro画的ddr存储器电路。六层板设计，很好的参考资料-Allegro painting with ddr memory circuit. Six-storey plate design, very good reference
-
-
1下载：
本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
-
-
0下载：
使用Quartus II软件实现电路功能，熟悉VHDL语言设计。-Circuit using Quartus II software features, familiar with the VHDL language design.
-
-
2下载：
用数字锁相环实现位同步信号提取，包含各个模块的电路设计程序。-To achieve bit synchronization with digital phase-locked loop signal extraction, each module contains the circuit design process.
-
-
0下载：
多路信号复用的基带发信系统的设计与建模
按照要求对选定的设计题目进行逻辑分析，画出实现电路原理图，设计出各模块电路的逻辑功能，编写VHDL语言程序，上机调试、仿真，记录实验结果波形，对实验结果进行分析；-Multiple baseband signals sent reuse system design and modeling in accordance with the requirements of the selected design topics logical analysis
-
-
0下载：
含有常用组合电路模块的设计和应用这个实验所需的VHDL的代码，用modelsim仿真并建立了ISE文件-VHDL code module containing commonly used combination of circuit design and application required by this experiment, the simulation with modelsim and ISE file
-
-
0下载：
基于Quartus的抢答器的设计，用VHDL硬件电路设计实现的模拟电路，用FPGA开发板可看到效果，一共八个按钮，有复位键-Quartus Responder based design using VHDL hardware circuit design and implementation of analog circuits, FPGA development board can see the results, a total of eight buttons, with reset bu
-
-
0下载：
用计数器、3/8译码器和门电路设计序列信号发生器用示波器观察并测量波形。-Counter, 3/8 decoder circuit design sequence and doors to observe and measure the waveform signal generator with an oscilloscope.
-
