搜索资源列表
基于VHDL的CPU程序
- 可实现加 减 与 或 非 移位功能的用vhdl语言编写可仿真的CPU程序
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
ledwater
- 使用VHDL语言编写的跑马灯程序，利用Quartus2可以对其编译下载-The use of VHDL language Marquee procedures, the use of their compiler can download Quartus2
shizhong
- 用vhdl语言描述时钟的功能，并通过七段译码显示输出。-VHDL language used to describe the function of the clock and through the Seven-Segment display decoder output.
MFSK-VHDl
- MFSK调制程序，里面有仿真结果，VHDL语言编写，语言简单，易学易用。-MFSK modulation process, there are simulation results, VHDL language, language is simple, easy to learn and use.
serial
- 利用VHDL语言编写的串口程序，可以在Quartus2环境下编译下载-Use the serial language VHDL program can be compiled in an environment Quartus2 Download
project3
- 用VHDL语言实现一个10秒倒计时电路，要求使用8*8点阵显示计时结果-VHDL language used to achieve a 10 seconds countdown circuits require the use of 8* 8 dot matrix display timing results
17jie_fir
- 采用VHDL语言实现17阶的数字低通滤波器的设计-VHDL language used to achieve 17 the number of bands of low-pass filter design
clock
- 本文档采用VHDL语言编写了一个数字时钟的程序，该数字时钟采用24小时制计时，可以实现整点报时，时间设置，闹钟等功能。最小分辨率为1秒。-VHDL language in this document using a digital clock to prepare the procedure, the digital clock 24-hour time system, you can bring the whole point of time, time settings, alarm clo
4_bit_division
- 4位除法器,文件内容为QUARTUS II支持的VHDL语言，用于做四位除法-4_bit_division
answeringdevice
- 四人抢答器，本设计室根据抢答器的原理，用vhdl语言写的。具有很强的实用价值。-Four Responder, this Responder Design Studio, according to the principle, using vhdl language written. Has a strong practical value.
vhdl
- 实现代码，A、B为输入、Y为输出，它们为8位向量。OE为输出使能，低电平有效。IE为输入锁存时能，上升沿有效。Ci为进位输入，Co为进位输出。 S0、S1、S2为运算逻辑选择输入： ，用vhdl语言编写，基于数字电路。-Implementation code, A, B input, Y the output, they are 8-bit vector. OE to output enable, active low. IE when the input latch, rising e
taxibillingsystem
- VHDL语言设计的出租车计费系统，在老师的指导下完成的，并在实验箱上测试通过。-VHDL language design taxi billing system, completed under the guidance of their teachers, and the experiment on the test box.
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
washingmeshine
- 采用VHDL语言完成洗衣机控制程序的方仿真，实现洗衣机的工作过程可选、工作时间可选-Using VHDL, washing machine control procedures to complete the square simulation, working process to achieve washing machine optional optional working time
qiangdaqi
- 抢答器，用vhdl语言编程，在fpga平台上实现。-Responder, with the vhdl language programming, in fpga platform to achieve.
VHDL语言入门教程
- this book introduce the use of VHDL.
VHDL (2)
- 数码管显示很好用的VHDL语言很实用下载试试(Digital tube display)
VHDL方波
- 在Quartus II 中，利用VHDL 语言产生方波，程序如下(The VHDL language produces Fang Bo)
VHDL语言100例详解
- VHDL语言100例详细说明并配有详细解释(The VHDL language is detailed and explained in detail in 100 cases)