搜索资源列表
bitadder
- 一位全加器，VERILOG实现，包括测试文件，测试可用，欢迎下载，共同学习-A full adder, VERILOG implementation, including test papers, test available, please download, a common study
full_a4
- 4位全加器的verilog程序设计-Four full adder verilog programming ...
lab5
- 用Verilog 实现的计数器和简单的Verilog全加器。 同时也包含了最基础的计数器和全加器的Verilog写法-counters in verilog
32bit_add_exercise
- 32位全加器，另有一个采用流水线的版本，是基于verilog语言的，很实用，希望对大家有所帮助-32-bit full adder, while a pipelined version，code is based on verilog language, it is practical, we hope to help
add8
- 8*8位全加器的代码 verilog语言，包含测试文件(8*8-bit full adder code verilog)