搜索资源列表
testbench
- ddr sdram controller datd module source code
wb-ddr
- 基于Wishbone总线的DDR控制器. -A wraper of DDR controller for wishbone bus.
rtl
- ddr controller in verilog-ddr controller in verilog...............
mem_interface_top_ddr_controller_0
- 在 Virtex™ -4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。-DDR controller