搜索资源列表
simulator
- It is a cache simulator for L1 and L2
DES
- DES算法实验报告和代码 1.输入名字，需8个字母，不足的补叉，多余的舍去 2.将字符按ASC2码值转化为二进制，存在数值（指针）中 3.对明文做IP置换（函数） 4.将转换后的数值分成两组，赋给L0,R0，执行下列运算L1—R0,R1-L0.....重复16轮 5.将结果L0R0合并至一个数值，做IP输出-DES algorithm and code an experimental report. Enter the name of eight letters take l
shanks
- 求离散对数的shanks算法，要求如下： 实现计算 Zp 中计算离散对数的 Shanks 算法，基本要求如下： 1）p 是一个小素数( 小于 32 bit )，a 是一个本原元。程序的输入为(p, a, b), 输出为 logab ( mod p) (可以用 log3525 (mod 809)等作为测试)； 2）采用快速模指数算法求幂（如am），采用扩展欧几里得算法求逆（ 如a-i (mod p) ）； 3）采用一种好的排序算法对 L1、L2 排序； 4）采用概率算
varnish-2.1.3.tar
- Varnish是一款高性能的开源HTTP加速器，挪威最大的在线报纸 Verdens Gang (http://www.vg.no) 使用3台Varnish代替了原来的12台squid，性能居然比以前更好。 Varnish 的作者Poul-Henning Kamp是FreeBSD的内核开发者之一，他认为现在的计算机比起1975年已经复杂许多。在1975年时，储存媒介只有两种：内存与硬盘。但现在计算 机系统的内存除了主存外，还包括了cpu内的L1、L2，甚至有L3快取。硬盘上也有自己的快取
L1-OpenOffice
- 在虚拟机下的ubuntu 11.04中的VMWARE TOOL的安装及常见的终端问题-In a virtual machine under ubuntu 11.04 installed in VMWARE TOOL and common terminal problem
GetCPUL1L2Cache
- 获取CPU一级二级缓存大小 L1 Cache L2Cache-Get CPU L1/L2 cache size (L1 Cache L2Cache)
aspm
- Enabling PCIe link L0s/L1 state and Clock Power Management driver for Linux.
hfc4s8s_l1
- The low layer (L1) is implemented as a loadable module for usage with the HiSax isdn driver for passive cards.
cache-debugfs
- debugfs ops for the L1 cache driver- debugfs ops for the L1 cache driver
eth-netx
- Enabling PCIe link L0s L1 state and Clock Power Management.
l1
- Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA for Linux v2.13.6.
l1
- brick type response codes.
atl1
- hardware definitions specific to L1.
mem_64
- Enabling PCIe link L0s L1 state and Clock Power Management.
7_api-ms-win-shcore-obsolete-l1-1-0
- 7 is my favorita, it s so cool it s like 7 more than 0
dpm
- switch stack to L1 scratch, prepare for ddr srfr.
cachectl
- invalidate L1 instruction cache for Linux v2.13.6.
sunserialcore
- Serial keyboard defines for L1-A processing.
l1layout
- Defines a layout of L1 scratchpad memory that userspace can rely on.
secondary
- This code must come first as CoreB is hardcoded (in hardware) to start at the beginning of its L1 instruction memory.