搜索资源列表
aes_cipher_top.rar
- 密钥扩展模块的接口如图4.4。clk为系统时钟,kld为输入的加载信号,key为输入的128位密钥数据,wo_0, wo_1, wo_2, wo_3分别为输出的密钥列,密钥扩展模块的接口如图4.4。clk为系统时钟,kld为输入的加载信号,key为输入的128位密钥数据,wo_0, wo_1, wo_2, wo_3分别为输出的密钥列
CRC_Rx
- 本设计为CRC5接收效验模块。本设计模块用来接收数据的CRC效验。本模块共需要5个时钟周期来完成:-CRC5 designed to receive this well-tested modules. The design module used to receive data CRC effectiveness. This module needs a total of 5 clock cycles to complete: