搜索资源列表
3DES_FPGA
- 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
crc
- 基于FPGA的crc设计，有一定的参考价值，写的比较详细
AES-implementation-based-on-FPGA
- 一种基于FPGA的AES加解密算法设计与实现，对于对AES算法效率的研究有参考作用-FPGA-based AES encryption and decryption algorithm design and implementation of the AES algorithm for the efficiency of a reference
sms4
- SMS4是用于WLAN的国内官方公布的第一个商用密码算法，具有较好的抗破解能力。本代码提出了一种新型的基于FPGA硬件实现的SMS4分组密码算法电路的设计。-SMS4 for WLAN in the domestic first official commercial cryptographic algorithms, and has good resistance to cracking ability. The code proposes a new FPGA-based hardware
aes-encryption
- 为实现AES加密设计的高速实现，本设计引进了一种AES的并行设计算法，整体结构和加密进程，基于FPGA本身的特征和算法，设计使用并行处理算法来实现并行处理进程。-To implement the design of the AES algorithm with a high speed, the thesis introduce the principia mathematica of AES algorithm, integral structure and the Encryption pr
Encryption-SATA-IP-Based-on-FPGA
- 本文首先分析了目前常用的硬盘数据加密方法，并在比较各种加密方案的基础上给出了基于FPGA的加解密SATA IP设计方案。本文介绍设计SATA IP相关的基础知识，包括SATA的体系结构。本sata IP已在Xilinx spartan-6系列上实现并产品化，具有低成本优势，且可以根据用户意愿更换加密算法和使用私有的加密算法。本文还论述了加密SATA IP的各种应用前景。-This paper firstly analyzes several common ways of Hard Disk da
AES-pipelined-architecture
- AES算法，采用FPGA实现，重点描述了流水线设计，使用才方法使加解密具有很高的吞吐率-An AES crypto chip using a high-speed parallel pipelined architecture