搜索资源列表
John.Wiley.and.Sons.Essentials.of.Error.Control.Co
- 第1章 用于可靠数字传输和存储的编码 第2章 代数引论 第3章 线性分组码 第4章 重要的线性分组吗 第5章 循环码 第6章 二进制BCH码 第7章 非二进制BCH码、RS码及其译码算法 第8章 大数逻辑可译码有限几何码 第9章 线性分组码的网络 第10章 基于可靠性的线性分组码软判决译码算法 第11章 卷积码 第12章 卷积码的最优译码 第13章 卷积码的次优译码 第14章 基于网络的软判决译码算法 第15章 级联编码、码分解与多阶段译码
a
- 数字语音编码 关于数字的语音编译码程序 进行数模转换-digital speech coding
Design_of_FPGA_Responder
- 抢答器在各类竞赛中的必备设备，有单路输入的，也有组输入方式，本设计以FPGA 为基础设计了有三组输入(每组三人)，具有抢答计时控制，能够对各抢答小组成绩进行相应加减操作的通用型抢答器；现行的抢答器中主要有两种：小规模数字逻辑芯片译码器和触发器来做，另外一种用单片机来做；小规模数字逻辑电路比较复杂，用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况；本设计采用FPGA 来做增强了时序控制的灵活性，同时由于FPGA 的I/O 端口资源丰富，可以在本设计基础上稍加修改可以设计具有多组输入的抢
HDB3CODEC
- 通信原理中，数字信号的传输方式可以是基带传输，HDB3码（三阶高密度双极性码）即是一种基带信号码元。本程序实现了HDB3码的编码以及译码，基于MFC编程，界面为对话框的形式，简单易于操作。-This programm,developed under Visual c++ 6.0, realizes HDB3 code &decode.
miaobiao
- 秒表应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。 秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为B
711-723-729
- 编码、传输、存储和译码是语音数字传输和数字存储的必要过程。 随着语音通信技术的发展，压缩语音信号的传输带宽，增加信道的传输速率，一直是人们追求的目标。语音编码在实现这一目标的过程中担当重要的角色。 语音编码就是使表达语音信号的比特数目最小。-Coding, transmission, storage and decoding the digital voice transmission and process necessary for digital storage. With voi
基于MATLAB的OFDM仿真设计实验报告
- 包含有数字通信课程实验大作业报告与代码。完成的OFDM的收发包含：1.卷积编码、2.自动增益控制、3.极大似然判决、4.QPSK收发、5.帧检测等，代码在MATLAB2016b环境下编译通过(It contains the report and code of the experiment assignment for the course of digital communication. The completed OFDM transceiver includes: 1. convolut