基于FPGA的新的DDS+PLL时钟发生器-FPGA-based new DDS PLL clock generator

该工程是一个FPGA的开发板 主要包括了FPGA芯片:EP3C25Q240C8 FPGA的配置芯片采用：EPCS16 USB芯片：CY7C68013A USB的FLASH采用：24LC64 AD芯片：AD9238 电源部分：LMS1117-3.3两块分别对USB、模拟部分和FPGA供电；LMS1117-1.2为FPGA核心电压；LMS1117-2.5为 IO口及PLL供电 9盏LED，4个开关 主要完成的一个功能是高速模拟信号的采集，以及上位机传输

dds9834通信控制,配i和FPGA控制和pll可以得到频率的捷变(dds9834 communication control, with I and FPGA control and PLL can get frequency agility)