搜索资源列表
bianmaqishixian
- 这是一个编码器的实现的程序，用VHDL语言实现-This is an encoder on the realization of the program, VHDL
EDATA_REG_RISC_2006_6_23_11_58_23_50710591
- vhdl语言,用专门的工具产生的这个文件-VHDL language, using specialized tools of this document
clkvhdl
- 用VHDL语言编写的代码，以供大家学习和交流，方便大家学习！-prepared using VHDL code for all to study and exchange to facilitate learning!
chuan_kou_tong_xun
- 用VHDL语言编写的串口通信程序 通过仿真验证-using VHDL prepared by the serial communication program through simulation
FSK-CODEC-VHDL
- FSK CODEC VHDL语言实现-FSK CODEC VHDL
receive_filter
- VHDL语言实现了IS-95标准中的48阶成型滤波器。工作速率80Mbps。接收发送端均可使用。
DDFS_PLL_10DA_with51
- FPGA下的DDS程序的编写,VHDL语言,
VHDLrs232接口
- 简单易用的232接口 基于VHDL语言
rxd
- VHDL语言写的UART通信接收端程序，适用于RS232协议-VHDL language the receiving end of the UART communication procedures, applicable to RS232 protocol
VHDL
- 可用于FPGA的用VHDL语言写的关于串口通讯的源代码-FPGA can be used in the VHDL language used on the source code for serial communication
HANMINGMA
- 7,4汉明码的编译码原理，用VHDL语言实现的，需要的请下载-Hamming code encoding and decoding of 7,4 principle, using VHDL language and the clear need to download
Gold
- 用VHDL语言实现GOLD码发生器,是一个工程文件，已在quartusII软件下进行了仿真。-VHDL language using code generator GOLD.It is very useful.
async_fifo
- 异步fifo 源程序代码 欢迎大家学习 用VHDL语言编写-asy fifo
vhdl
- VHDL语言的UART串行接口芯片设计程序清单 附录1 数据接收据器的VHDL语言描述清单-vhdl serial
FPGA_UART
- 本例用VHDL语言在FPGA上实现UART的控制，包括了波特率发生器，接收器，发送器，奇偶校验模块，以及滤波模块和测试模块，能让您更透彻的了解UART的工作原理。-In this case the FPGA using VHDL language to achieve UART' s control, including the baud rate generator, receiver, transmitter, parity modules, and filtering module
Direct_carrier
- 使用vhdl语言编写的costas环实现载波同步。(carrier synchronization)
8b10bvhd
- 利用VHDL语言为工具，进行8b10b编解码的编写(The use of VHDL language as a tool for the preparation of 8B10B codec)
DIV
- 占空比为50%的七分频电路，实用基于VHDL语言，仿真工具是ISE(Duty cycle of 50% of the seven frequency circuit)
vhdl的串口UART编写
- 该资料是用vhdl语言实现串口UART的编写，程序包括发送模块，接收模块，波特率发生模块和顶层模块。程序无BUG，可以直接使用