搜索资源列表
uart
- 开源的串口通信程序，用vhdl 编写的，已通过测试，在DE2的开发板上能够运行。
Mean_64
- 原创代码，采用VHDL实现的64点均值滤波。实验测试过，效果良好。可轻松修改成任意点数均值滤波。采用了多点滑动运算，减小了输出延时，最大为3个时钟延迟。可用于AD采样后的滤波处理。
usb
- 使用68013的测试程序，包含68013固件程序（采用slave FIFO bulk同步读写，EP2 OUT，EP6 IN），驱动，PC端测试用程序。CPLD的VHDL代码
ca_code_gen
- CA_Code_Generator.vhd用于生成GPS的32颗卫星的CA码程序，经过测试验证并消除了毛刺；CA_TEST_BENCH.vhd内带测试程序，直接可调用MODELSIM进行测试验证，留有用户接口，方便用户产生其他卫星的CA码。-CA_Code_Generator.vhd used to generate the 32 GPS satellites CA code program, tested and verified to eliminate the burr CA_TEST_
USBblaster
- FPGA的USB应用电路，已经成功通过测试，可以量产。-Application of FPGA circuit of the USB has been successfully tested, can be mass production.
VHDL_FFT
- 用VHDL实现的FFT,经过测试，效果很不错！值得一看-Use vhdl to do fft，after test，we can see the result is very good!
pci-verilog
- USB及PCI总线设计的一些源代码（经测试）-USB and PCI bus design some of the source code
FPGA_UART
- 本例用VHDL语言在FPGA上实现UART的控制，包括了波特率发生器，接收器，发送器，奇偶校验模块，以及滤波模块和测试模块，能让您更透彻的了解UART的工作原理。-In this case the FPGA using VHDL language to achieve UART' s control, including the baud rate generator, receiver, transmitter, parity modules, and filtering module
FDIV10E
- ISE下用vhdl语言实现10分频及测试-ISE achieve 10 points lower frequency and test vhdl language
crwuw
- 原创代码,采用VHDL实现的64点均值滤波,实验测试过,效果良好,可轻松修改成任意点数均值滤波,采用了多点滑动运算,减小了()