搜索资源列表
-
0下载：
IA4420 工作在315/433/868/915MHz 频段（IA4421 工作在433/868/915MHz 频段）；
2． 低电压工作，工作电压2.2V~5.4V；
3． 低功耗模式，待机电流0.3uA；
4． 调制模式FSK，并具备高度集成的PLL；
5． 低发射功率、高接收灵敏度设计，发射功率5~10 dbm 可调，接收灵敏度-109 dbm；
6． 内置时钟输出，可省掉MCU 的晶振；
7． 传输数据率高，数字信号可达115.2 kbit/s,模拟信号可达25
-
-
1下载：
锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。-PLL is a feedback circuit, and its role is to make the clock circuit and a phase of external clock synchronization. PLL signal
-
-
0下载：
通信协议要求:
1. 定时数据通信：每秒钟每台计算机分别交换10、20、30、40、50个字节的数据。
2. 广播通信：每十秒中，发布广播数据对各个计算机的时钟进行同步。
3. 错误检测：CRC错误检测，有错误时，采用相应的错误处理程序。
4. 网络管理：随时获知网络中各节点的工作状态，当有节点故障退出网络或新的节点加入网络时，能够记录网络状态。
-Communication protocol requirements: 1. The timing data communic
-
-
0下载：
Satellite time synchronization algorithm, the use of MATLAB to prepare, including the clock model, Kalman filtering and model calculations
-
-
4下载：
8psk解调代码，采用garner 符号时钟同步(8PSK demodulating code with garner symbol clock synchronization)
-
