本例用VHDL语言在FPGA上实现UART的控制，包括了波特率发生器，接收器，发送器，奇偶校验模块，以及滤波模块和测试模块，能让您更透彻的了解UART的工作原理。-In this case the FPGA using VHDL language to achieve UART' s control, including the baud rate generator, receiver, transmitter, parity modules, and filtering module

FPGA实时监测RS232_RX信号是否有数据，若接收到数据，则把接收到的数据通过RS232_TX发送回对方。上位机使用的软件是串口调试助手（多模式课程网站下载）。在代码设计中，数据的波特率是可选的，可以根据需要进行配置，如9600bps，19200bps，38400bps，57600bps或115200bps。发送的数据帧格式为：1位起始位（保持一个传输位周期的低电平），8位数据，无校验位，1位停止位。-The FPGA real monitoring RS232_RX signal whet

fpga实现串口通信 verilog语言实现 -uart communication using FPGA Verilog language implementation