自动收发的verilog编写的uart串口程序-Automatically send and receive serial uart verilog written procedures

一个具有固定波特率的 UART 串口收发器，可以实现 串口收发器，可以实现 9600 波特率的串口通信， 能够与 PC 机串口进行通信，支持 8 比特数据位、 1 比特停止位、无校验硬件流控模式(A fixed baud rate UART serial transceiver, can realize serial transceiver, can achieve 9600 baud rate serial communication, and can communicate with PC

串口发送接收模块，verilog语言，可用来做hdl设计的仿真(used for test for Uart interface in FPGA)