基于VHDL的异步串口收发器，在FPGA上设计Uart接收模块实现从pc接收串口数据； 在FPGA上设计Uart发送模块，把从pc接收的数据的16进制值加1再发送给PC； 设计单片机和FPGA接口模块，把接收到的数据送给单片机，并显示在LCD上 -VHDL-based asynchronous serial transceivers Uart receive module in the FPGA design from pc to receive serial data desig

用verilog编写的UART串口通信程序，经验证误码率为0，系统由ARM控制FPGA的串口进行通信；-Written in verilog UART serial communication procedures, proven error rate is 0, the system controlled by ARM FPGA serial communication

基于FPGA的一个异步串口收发器（UART）在FPGA上设计Uart发送模块，可以把从pc接收的数据的16进制值加1再发送给PC；设计单片机和FPGA接口模块，可以把接收到的数据送给单片机，并显示在LCD上。-Uart transmission module design on an FPGA FPGA-based asynchronous serial transceiver (UART), can be hexadecimal values ​ ​ from the pc

基于FPGA设计，verilog语言变成的，SPI通用接口模块，顶层已封装成类似标准的FIFO接口；提供仿真文件；仿真器为modelsim10.0c，波形观察debussy。-Based on the FPGA design, Verilog language into a, SPI universal interface module, the top has been packaged into a FIFO interface similar to that of the standard