搜索资源列表
GPS_code_nco
- 这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。-This is the GPS receiver, Baseband Processing Module cumulative module design code for the code tracking loop. Code so cleverly designed to avoid the consumption of more FPGA hardware mul
CA_GEN
- 这是GPS接收机，基带处理模块中CA码产生模块设计代码，用于码跟踪环。代码设计巧妙，采用了后台机配合的方式，可以灵活产生各卫星的PN码，节约了触发器资源-This is the GPS receiver, Baseband Processing Module CA code generator module design code for the code tracking loop. Code so cleverly designed and adopted a background with
GPS.RAR
- GPS应用程序设计源码，与书籍配套，经过验证。
gpschengxusejiyuanmac
- gps程序设计源码 供学习和交流使用 卫星定位
GPS-timing-of-IRIG-B
- 用GPS校时的IRIG-B(DC)时间码产生器设计,一个PDF文档-With GPS timing of IRIG-B (DC) time code generator design, a PDF document
GPS_program_design
- gps应用程序设计的源码，配合书籍学习，很不错-gps application design source, with the book learning, very good
DesignoftrackingloopofGPSsoftwarereceiver
- 本文在分析GPS 软件接收机跟踪原理的基础上，首先比较码环与载波环不同鉴相器的性能，然后对二阶锁相环中不同环路参数设下的跟踪效果进行仿真分析，最后设计 了合适的码环与载波环路，并用实际采集的GPS 数据论证了所设计环路的有效性，为GPS 软件接收机跟踪环路的设计提供了参考。-Based on the analysis of GPS receiver tracking software on the basis of the principle, first compare the diffe
GPS_Car_mounted_System
- 车载信息系统设计源码，GPS模块的代码，可用于工程开发等-Vehicle information system design source, GPS module' s code can be used for project development
GPS
- GPS定位程序，设计方法。VC++源码，很适合初学者、内有基本计算公式-GPS locator, design method. VC++ source code, it is suitable for beginners, the basic formula
Code_NCO.zip
- 码数控振荡器相位累加器的位数N为32,利用verilog HDL语言在Quartus II 9.1中具体实现了载波和码NCO的设计。,The code numerically controlled oscillator phase accumulator bits N 32 verilog HDL language in the concrete realization of the design of the carrier and code NCO Quartus II 9.1.
GPS-Matlab-Simulation
- 本书讲述了全球定位系统GPS的基本原理和概念。具体包括GPS测量原理，GPS的结构和发展历史.GPS伪距定位和载波相位定位的原理GPS中使用的坐标系和时间系统,C/A码的实现原理及载波调制过程，GPS信号捕获和跟踪原理及实现.便携式GPS系统的设计与实现及常用芯片资料等。-This book describes the basic principles and concepts of the Global Positioning System (GPS). Including the struc
bd_psk_decoder20150303
- 对DQPSK调制解调技术的FPGA实现进行了比较全面的研究，利用nQpSK调制技术实现了码速20oKbps的调制器。调制载频3.2MHz、带宽18oKHz、带外抑制大于45dB，调制器设计达到预定要求。解调器硬件完成，软件未全部实现，但完成了CIC滤波器、载波跟踪环、位定时同步、并串转换等几个关键模块的设计。对解调器做了实验测试，验证了相关模块设计的正确性，解调器中重要的载波同步功能己能实现-DQPSK modulation and demodulation techniques for FPG