DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

射频卡读写模块的资料，值得学习，发出来与大家共享。采用PHILIPS 公司的非接触技术设计的微型嵌入式非接触式IC卡读写模块。内嵌MF RC500射频基站，用户不必关心射频基站复杂的控制方法，只需要简单地通过选定的UART 或IIC 接口发送命令就可以对卡片进行所有的操作。该读卡模块是专门针对Mifare One读卡器设计的，带有默认自动寻卡功能。采用YW-201模块，用户可以在最短的时间内开发出符合自己需求的稳定的射频卡系统。

多个应答器的碰撞问题是影响超高频射频识别(RFID)系统读取效率的一个关键问题。从EPC Class1 Generation2 (C1G2)RFID系统帧长受约束特点出发， 分析了帧时隙ALOHA防碰撞机制及其经典应答器估计方法的特点。提出了应答器间隔估计方法(IEM)以及基于该方法的EPC C1G2 RFID防碰撞算法，并给出了仿真结果。与现有基于经典应答器估计方法的射频识别系统防碰撞算法相比较，提出的防碰撞算法减少了识别时间， 提高了系统的识别效率。-Multiple transponder