搜索资源列表
cd4000x
- CD4000 双3输入端或非门+单非门 TI CD4001 四2输入端或非门 HIT/NSC/TI/GOL 双4输入端或非门 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 双互补对加反相器 NSC CD4008 4位超前进位全加器 NSC CD4009 六反相缓冲/变换器 NSC CD4010 六同相缓冲/变换器 NSC CD4011 四2输入端与非门 HIT/TI CD4012 双4输入端与非门
74
- 7400 QUAD 2-INPUT NAND GATES 与非门 7401 QUAD 2-INPUT NAND GATES OC 与非门 7402 QUAD 2-INPUT NOR GATES 或非门 7403 QUAD 2-INPUT NAND GATES 与非门 7404 HEX INVERTING GATES 反向器 7406 HEX INVERTING GATES HV 高输出反向器 7408 QUAD 2-INPUT AND GATE 与门 7
Curriculumdesignintegrityofthenumberofelectricwash
- 本次课程设计要求利用定时器、数码管、LED等数字电路器件设计实现简易洗衣机功能。设计时考虑了很多种情况，根据本人的能力选择了一种。这个方案总共使用了一些或门、与门、非门以及电阻电容若干，74LS192NE555定时器各一个完成了简易洗衣机的功能实现。-The program design requirements for the use of timers, digital tube, LED devices such as digital circuit design to achieve e
gate
- 用verilog编写，与或非门的演示程序，编程环境是xilinx ise10.1.-Prepared using verilog, or non-doors demo program with the programming environment is the xilinx ise10.1.
adder1
- 此源代码是基于Verilog语言的“与-或-非”门电路 、用 case语句描述的 4 选 1 数据选择器、同步置数、同步清零的计数器 、用 always 过程语句描述的简单算术逻辑单元、用 begin-end 串行块产生信号波形 ，有广泛的应用，比如编码器领域。-This source code is based on the Verilog language, " and- or- not" gate, with the case statement described in
lab1
- 本实验主要设计基本的门电路，包括两输入与门，两输入与非门，两输入或门，两输入 或非门，两输入异或门，两输入同或门。-In this study, the basic design of the main gates, including two input AND gate, two input NAND gate, two input OR gate, the two input NOR gate, the two input XOR gate with two input OR gate
basic_gate
- 用vhdl语言编译基础门电路 包括 与门 或门 非门-Basis using vhdl language compiler and the door or gate, including gate NOT gate
luojimokuai
- 一些逻辑门，如与非，异或门的verilog的程序语言设计-The number of logic gates, such as non-exclusive OR gate verilog programming language design
test--and-gate-or-gate-not-gate
- 检测与门、或门、非门等门电路芯片是否正常的程序-Whether the normal procedure of detect AND gate, OR gate, NAND gates gate circuit chip
PICl6F72
- 单片机PICl6F72是目前电瓶车控制器主流控制芯片，配合2只74HC27(3输入或非门电路)；1只74HC04D(反相器)；1只74HC08D(双输入与门)和一片LM358(双运放)，组成一款比较典型的无刷电瓶车控制器，具有60°和120°驱动模式自动切换功能-Electric vehicle controller chip PICl6F72
and2.nand2-.or2
- 二输入与门、或门、与非门VHDL代码描述-Two-input AND gates, OR gates, NAND gate VHDL code descr iption
mendianlu
- 用VHDL语言描述了各种门电路，与门，或门，非门，与非，或非-VHDL language describes the various gates, AND gates, OR gates, NAND, NAND, NOR, etc.
vhdl-Classic-examples
- 提供了很多常用的硬件描述语言的算法，如移位器，计算器，与或非门的基本写法-Provides many commonly used algorithms hardware descr iption language, such as shifters, calculators, and basic wording of NOR gates, etc.
test3
- 本实验的任务就是利用 Quartus II 软件的文本输入，产生一个基本触发器， 触发器的形式可以是与非门结构的，也是可以或非门结构的。实验中用按键模块 的用键 7 和键 8 来分别表示 R 和 S，用 LED 模块的 LED D1 和 LED D2 分别表示 Q 和Q 。在 R 和 S 满足式（ 2）的情况下，观察 Q 和Q 的变化。-The experiment task is to use Quartus II software, text input, generates a
FPGA_AND_ASIC
- 首先要知道自己在干什么？数字电路(fpga/asic)设计就是逻辑电路的实现，这样子说太窄了，因为asic还有不少是模拟的，呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉)，或者硬件描述语言(Verilog/VHDL)来实现，或许你觉得这太简单了，其实再复杂的设计也就是用逻辑门电路搭起来的。你学习逻辑电路的时候或许会为卡拉图，触发器状态推倒公式而感到迷惑，但是其实有一点可以放心的是，实际设计中只要求你懂得接口时序和功能就可以了，用不着那么
gates_1
- 利用FPGA制作各种逻辑门（与门、或门、非门等等）(Production of various types of logic gates using FPGA (gate, or gate, gate etc.))
实验1
- 用verilog语言实现译码器,包含数据流文件(Achieve decoder with verilog language, including experimental data stream file)